瑞薩通過Mentor的TestKompress/LogicBIST混合解決方案

　　Mentor Graphics公司(納斯達克代碼：MENT)日前宣布瑞薩電子正在使用Tessent^® TestKompress^®/LogicBIST混合解決方案，以應(yīng)對ISO 26262標準規(guī)定的對安全很重要的測試要求。這種混合方法要求的測試邏輯非常少，從而提供完整的解決方案：既包括用于實現(xiàn)低每百萬缺陷數(shù)量(DPM)的高壓縮率掃描測試、又有內(nèi)置自檢(BIST)。Mentor的混合測試功能非常適合于汽車等行業(yè)的高可靠性應(yīng)用。

　　“壓縮掃描測試與邏輯BIST的組合，給瑞薩提供了一種高品質(zhì)解決方案，既可用于生產(chǎn)測試，亦可用于汽車行業(yè)ISO 26262標準要求的上電自檢(Power-On Self-Test)，”瑞薩電子公司系統(tǒng)集成業(yè)務(wù)集團設(shè)計自動化部首席教授Toshiharu Asaka說。“采用Mentor的集成解決方案而非分開進行ATPG壓縮和BIST實施，瑞薩還可簡化其DFT實施流程，從而降低測試邏輯所需的die區(qū)，節(jié)約開發(fā)者的時間，加快上市。”

　　Tessent TestKompress/LogicBIST混合解決方案提供現(xiàn)場系統(tǒng)自檢，并由壓縮ATPG進行補充，這樣即使是在測試器存儲和接口受到限制，比如在老化測試(burn-in test)的情況下，也可達到最高的測試品質(zhì)。該解決方案可生成集成了嵌入壓縮邏輯的LBIST邏輯，同時自動生成壓縮100倍及以上的目標“補充(top up)”模式，以補充LBIST偽隨機模式。該混合解決方案能減少生產(chǎn)測試時間與成本，同時實現(xiàn)低DPM和系統(tǒng)中測試的功能。

　　“對于不僅要在生產(chǎn)線上進行非常細致的測試，也需要在開始使用后能進行自檢的IC產(chǎn)品來說，這種Tessent混合方法是減少測試成本和測試時間最高效的方法之一，”Mentor Graphics公司副總裁兼Design-to-Silicon部門總經(jīng)理Joseph Sawicki說。“作為額外的好處，設(shè)計師們還可以節(jié)省實現(xiàn)這些測試功能所需邏輯的數(shù)量，同時享有一個經(jīng)簡化的實現(xiàn)過程。”