多串口單一中斷源的芯片設計

4.4測試結果及分析
上面已經對各模塊的各種功能進行了很多測試，為了更好地驗證所設計的芯片在實際中使用的可靠性，我們有必要進行一次總體的測試，本次仿真測試共包括單片機 5次讀標志，4次提取數(shù)據(jù)，1
次發(fā)送數(shù)據(jù)。測試結果及分析如下圖 5g所示：

測試結果我們還可以看到：1）芯片各收發(fā)器模塊可以同時工作 2）發(fā)送與接收可以同時進行 3）接收緩存正常，并且在接收數(shù)據(jù)不足 8字節(jié)超時后時會自動停止緩存，然后向芯片中斷管理模塊提出中斷請求 4）中斷信號能夠正常輸出 5）各收發(fā)器的中斷請求無遺漏 6）收發(fā)器模塊的數(shù)據(jù)被讀取完畢之后，中斷標志自動清除，芯片不再發(fā)出中斷請求信號。

5 結 論
本文設計了一種實現(xiàn)高效多串口單一中斷源的芯片。本設計的功能特點：在中斷管理方面，利用單一的中斷源來管理多個擴展串口，并保證多個串口中斷的無漏檢測與服務；在數(shù)據(jù)傳送方面，實現(xiàn)串行數(shù)據(jù)的接收和發(fā)送，并且按照數(shù)據(jù)傳送是否有奇偶校驗位分為兩種工作模式，在接收時具有數(shù)據(jù)緩存的功能。并且上述各個功能模塊在單一的可編程邏輯器件芯片就能實現(xiàn)。
上述整個過程設計均采用 VHDL編程實現(xiàn)，比以往電路手工設計的方法更加靈活，具有比較大的發(fā)展空間。文中分別利用 ModelSim和 ISE對程序進行仿真和綜合布線，在仿真平臺上驗證了設計的可行性，具有較好的應用前景。
本文作者創(chuàng)新點：多串口單一中斷源的芯片，利用單一的中斷源來管理多個擴展串口，各個功能模塊在單一的可編程邏輯器件芯片就能實現(xiàn)。

參考文獻：
[1]陳力平，徐冠捷.基于單片機的串口擴展器.微計算機信息,2006, 03(2):13-15
[2]張毅剛．新編 Mcs-51單片機應用設計．哈爾濱：哈爾濱工業(yè)大學出版社，2003．65-73
[3]李玉麗，徐家品，張俊霞．利用 PSoC實現(xiàn)時鐘.微計算機信息,2009, 11(25):136-137
[4]劉春陽．基于 FPGA的串行通信實現(xiàn)與 CRC校驗：碩士學位論文．北京：北京化工大學，2006
[5]候伯亨，顧新．VHDL硬件描述語言與數(shù)字邏輯．第二版．陜西：西安電子科技大學出版社，1999．228-236
[6]孫航．xilinix可編程邏輯器件的高級應用與設計技巧．北京：電子工業(yè)出版社，2004．46-70
[7]吳穹等．利用 TL16C554實現(xiàn)多路串口通信．航空電子技術，2005．36(3)：33-35
[8]劉小芳，曾黃麟等．單片機的多串口擴展技術的設計．計算機測量與控制，2004，12(11)： 1088-1090
[9]朱明程，董爾令．FPGA技術的最新發(fā)展綜述．電工教學，1996，18(4)：56-58