大功率VDMOS(200V)的設(shè)計(jì)研究

1.3 閾值電壓的設(shè)計(jì)

對(duì)于多晶硅柵的NMOS管，閾值電壓可寫作：

式中：Vcp是高濃度N+摻雜的多晶硅柵和P-body區(qū)的接觸電勢(shì)，△VTh是強(qiáng)反型下的表面勢(shì)：

當(dāng)達(dá)到和超出閾值電壓時(shí)，△V=△Vth=(kT/q)ln(nA/ni);Qss是Si-SiO2界面雜質(zhì)引入的電荷，通常它帶負(fù)電。

1.4 導(dǎo)通電阻的設(shè)計(jì)

導(dǎo)通電阻Ron=Rcs+Rbs+Rch+Ra+Rj+Re+Rbd+Rcd。各部分的含義為：Rcs為源極引線與N+源區(qū)接觸電阻，該電阻可通過適當(dāng)?shù)慕饘倩に嚩怪雎圆挥?jì);Rbs源區(qū)串聯(lián)電阻;Rch溝道電阻;Ra柵電極正下方N-區(qū)表面積累層電阻;RJ相鄰兩P阱間形成的J型管區(qū)電阻;Re高阻外延層的導(dǎo)通電阻;Rbd漏極N+層(即襯底)的導(dǎo)通電阻，由于此處雜質(zhì)濃度較高，因此Rbd可忽略不計(jì);Rcd為漏極接觸電阻，其阻值較小，可忽略不計(jì)。

在200 V的器件中Rch起著主要作用：

理論上可以通過減小溝道長(zhǎng)度或增加溝道內(nèi)電子遷移率的辦法來減小溝道電阻。但對(duì)于N溝道MOSFET器件，電子遷移率可近似看作常數(shù)，而溝道長(zhǎng)度受到溝道穿通二次擊穿的限制。目前通過增加溝道寬度即提高元胞密度是減小溝道電阻的主要方法。

1.5 參數(shù)的仿真結(jié)果

該器件用Tsuprem 4和Medici軟件混合仿真。關(guān)鍵工藝參數(shù)為：外延厚度20μm，外延電阻率5Ω·cm;柵氧厚度52 nm(5+40+5 min);P阱注入劑量在3×1013cm-3，推阱時(shí)間為65 min。表2給出了靜態(tài)參數(shù)表。

各參數(shù)仿真圖如圖1，圖2所示。

1.6 結(jié)終端仿真結(jié)果

結(jié)終端結(jié)合自對(duì)準(zhǔn)工藝，P等位和場(chǎng)限環(huán)的形成依靠多晶和場(chǎng)氧進(jìn)行阻擋，利用多晶硅作為金屬場(chǎng)板。使用了1個(gè)等位環(huán)和3個(gè)場(chǎng)限環(huán)，耐壓可以達(dá)到242 V，仿真結(jié)果如圖3～5所示。

2 制造結(jié)果

在基于設(shè)計(jì)和封裝控制的基礎(chǔ)上，進(jìn)行了樣品的試制。采用的是TO-257的扁平封裝。管芯試制樣品后，對(duì)相關(guān)參數(shù)進(jìn)行了測(cè)試，測(cè)試結(jié)果見表3所示。因?yàn)閷?dǎo)通電阻是在封裝之后測(cè)試，在封裝后會(huì)引入一定的封裝電阻，所以導(dǎo)通電阻比仿真時(shí)略有增大。隨后對(duì)管芯進(jìn)行了封裝，試驗(yàn)產(chǎn)品出來后，發(fā)現(xiàn)有近一半產(chǎn)品的閾值電壓有所縮小，有的甚至降到1V以下。出現(xiàn)這一問題，及時(shí)查找原因，發(fā)現(xiàn)燒結(jié)時(shí)間過長(zhǎng)可能是閾值電壓縮小的主要原因。由于本產(chǎn)品外形的特殊性，燒結(jié)時(shí)，每一船放的產(chǎn)品只數(shù)不能過多。而量少了，原來的燒結(jié)時(shí)間就顯得過長(zhǎng)。燒結(jié)時(shí)使用的是氫氣保護(hù)，燒結(jié)時(shí)間長(zhǎng)了，使氫離子在柵極上堆積，致使閾值電壓下降。于是嘗試著將燒結(jié)時(shí)間縮短，可是燒出來又出現(xiàn)了新的問題：很多產(chǎn)品的燒結(jié)焊料熔化不均勻，使芯片與底座燒結(jié)不牢，用探針一戳，就掉下來了。為了解決這一矛盾，反復(fù)試驗(yàn)將燒結(jié)時(shí)間用秒數(shù)來增減。最終達(dá)到在焊料完全均勻熔化的前提下，又使閾值電壓不至于縮小。