電源設(shè)計(jì)小貼士 41：DDR 內(nèi)存電源

CMOS 邏輯系統(tǒng)的功耗主要與時(shí)鐘頻率、系統(tǒng)內(nèi)各柵極的輸入電容以及電源電壓有關(guān)。器件形體尺寸減小后，電源電壓也隨之降低，從而在柵極層大大降低功耗。這種低電壓器件擁有更低的功耗和更高的運(yùn)行速度，允許系統(tǒng)時(shí)鐘頻率升高至千兆赫茲級(jí)別。在這些高時(shí)鐘頻率下，阻抗控制、正確的總線(xiàn)終止和最小交叉耦合，帶來(lái)高保真度的時(shí)鐘信號(hào)。傳統(tǒng)上，邏輯系統(tǒng)僅對(duì)一個(gè)時(shí)鐘沿的數(shù)據(jù)計(jì)時(shí)，而雙倍數(shù)據(jù)速率 (DDR) 內(nèi)存同時(shí)對(duì)時(shí)鐘的前沿和下降沿計(jì)時(shí)。它使數(shù)據(jù)通過(guò)速度翻了一倍，且系統(tǒng)功耗增加極少。

高數(shù)據(jù)速率要求時(shí)鐘分配網(wǎng)絡(luò)設(shè)計(jì)要倍加小心，以此來(lái)最小化振鈴和反射效應(yīng)，否則可能會(huì)導(dǎo)致對(duì)邏輯器件非有意計(jì)時(shí)。圖 1 顯示了兩種備選總線(xiàn)終止方案。第一種方案（A）中，總線(xiàn)終止電阻器放置于分配網(wǎng)絡(luò)的末端，并連接至接地。如果總線(xiàn)驅(qū)動(dòng)器處于低態(tài)下，電阻器的功耗便為零。在高態(tài)下時(shí)，電阻器功耗等于電源電壓（VDD）平方除以總線(xiàn)電阻（源阻抗加端接電阻）。平均功耗為電源電壓平方除以?xún)杀犊偩€(xiàn)電阻。

圖 1 VTT 端接電壓降低一半端接功耗