計算機電源“白金”化

解決方案
若想減少 QE 和 QF 主體二極管導電，最好是在 QA 和 QB 延遲期間 (tDelay) 讓這些同步整流器開啟。要做到這一點，必須通過其自有輸出來驅動 FET QE 和 QF，其中“導通”時間而非同步的“斷開”時間會重疊。圖 3 顯示了具有 6 個單獨驅動信號（OUTA 到 OUTF）的相移、全橋接轉換器的功能示意圖。通過根據 QA 到 QD 的邊緣，導通和斷開 OUTE 及 OUTF，可以產生 QE (OUTE) 和 QF (OUTF) 的信號。表 1 和圖 4 顯示了完成這項工作所需的時序。圖 4 所示理論波形表明，這種技術去除了主體二極管導電，其會在 tDelay 期間兩個柵極驅動均為斷開時，與圖 2 所示柵極驅動信號一起出現(xiàn)。

表 1 OUTE 和 OUTF 導通/斷開過渡轉換

圖 3 使用表 1 時序的相移、全橋接轉換器

圖 4 減少 QE 和 QF 體二極管導電的時序圖
試驗結果
為了查看這種技術在減少主體二極管導電方面的效果如何，我們對一個 390-V 到 12-V 相移、全橋接轉換器進行了改進，旨在通過圖 2 和 4 所示信號驅動 FET。

圖 5 QE 和 QF 主體二極管導電波形圖
圖 5 顯示了同步FET（QE 和 QF）柵極的波形圖，它們通過 OUTA 和 OUTB PWM 輸出驅動。圖中，在 OUTA 和 OUTB 之間的延遲時間 (tDelay) 期間可以觀測到主體二極管導電。