<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 基于Cadence_Allegro的高速PCB設(shè)計信號完整性分析與仿真

          基于Cadence_Allegro的高速PCB設(shè)計信號完整性分析與仿真

          作者: 時間:2011-06-29 來源:網(wǎng)絡(luò) 收藏

          2.3 對AD數(shù)據(jù)
          對ADC通道A第0位的SI如圖5所示。

          本文引用地址:http://www.ex-cimer.com/article/178953.htm

          b.JPG


          如圖6所示,采用端接電阻后數(shù)據(jù)波形質(zhì)量明顯提升,端接能有效解決阻抗不匹配所引起的反射問題。

          h.jpg



          3 結(jié)語
          軟件中的Specctraquest和Sigxp組件工具,為提供了強有力的支撐,包括仿真模型驗證、拓撲、布線前與布線后仿真、約束條件的設(shè)置、布局布線等硬件環(huán)節(jié),通過仿真結(jié)果可促使者較好地把握問題,優(yōu)化,提高設(shè)計的一次成功率,較好地應(yīng)對設(shè)計所面臨的挑戰(zhàn)。


          上一頁 1 2 3 4 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();