TIP41C低頻大功率平面晶體管芯片設(shè)計(jì)

3 TIP41C晶體管的設(shè)計(jì)參數(shù)

　　TIP41C的縱向和橫向結(jié)構(gòu)參數(shù)如表2所列。該芯片的工藝流程如下：

　　N型外延片→一次氧化→一次光刻→干氧氧化→B離子注入→深基區(qū)擴(kuò)散→二次光刻→磷預(yù)淀積→發(fā)射區(qū)擴(kuò)散→特性光刻→特性hFE測(cè)試→P吸雜(PSG) →PLTO(低溫氧化)→H2處理→三次光刻→QC檢測(cè)(hFE、BVCBO、BVCEO)→蒸鋁→四次光刻→鋁合金→QC檢測(cè)VBESAT→五次光刻 →PI膠鈍化→中測(cè)抽檢電參數(shù)→背面減薄(220μm)→蒸銀→中測(cè)測(cè)試電參數(shù)→入庫(kù)

　　圖2所示是TIP41C的縱向結(jié)構(gòu)圖。

　　由于作者所在單位的生產(chǎn)車(chē)間設(shè)計(jì)比較簡(jiǎn)單，車(chē)間環(huán)境凈化程度不高，因此，在一次氧化、基區(qū)擴(kuò)散工藝中采用TCA工藝來(lái)對(duì)一次氧化、二次氧化過(guò)程中Na +的污染進(jìn)行有效控制，發(fā)射區(qū)擴(kuò)散采用P-吸雜工藝來(lái)控制三次氧化過(guò)程中Na+的產(chǎn)生，表面鈍化則采用PI膠工藝來(lái)保證外界環(huán)境不影響芯片表面，同時(shí)進(jìn)一步吸收、穩(wěn)定氧化層正電中心的移動(dòng)，從而使芯片ICEO漏電大大減少，目前，TIP41C的電參數(shù)達(dá)到國(guó)際先進(jìn)水平。

4 結(jié)束語(yǔ)

　　大量生產(chǎn)數(shù)據(jù)表明，我司設(shè)計(jì)的TIP41C晶體管芯片生產(chǎn)成本低，芯片尺寸1.78×1.78 mm2(為目前市場(chǎng)最小)，生產(chǎn)原材料完全采用國(guó)產(chǎn)材料，目前，該芯片的關(guān)鍵電參數(shù)(大電流特性和飽和壓降)已達(dá)到國(guó)際先進(jìn)水平，因而具有極強(qiáng)的市場(chǎng)競(jìng)爭(zhēng)力。