<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于不同VTH值的新型CMOS電壓基準(zhǔn)

          基于不同VTH值的新型CMOS電壓基準(zhǔn)

          作者: 時(shí)間:2011-08-17 來源:網(wǎng)絡(luò) 收藏

          摘要:傳統(tǒng)基準(zhǔn)電路主要采用帶隙基準(zhǔn)方案,利用二級(jí)管PN結(jié)具有負(fù)溫度系數(shù)的正向電壓和具有正溫度系數(shù)的VBE電壓得出具有零溫度系數(shù)的基準(zhǔn)。針對(duì)BJT不能與標(biāo)準(zhǔn)的工藝兼容的缺陷,利用NMOS和PMOS管的兩個(gè)閾值電壓N和P具有相同方向但不同數(shù)量的溫度系數(shù),設(shè)計(jì)了一種基于不同值的新型基準(zhǔn)。該電路具有沒有放大器、沒有BJT、結(jié)構(gòu)簡(jiǎn)單等特點(diǎn),適宜于標(biāo)準(zhǔn)工藝集成。在此給出了詳細(xì)的原理分析和電路實(shí)現(xiàn)。該電路通過HSpice驗(yàn)證,其輸出基準(zhǔn)電壓為1.22 V,在-40~+85℃內(nèi)溫度系數(shù)僅為30 ppm/℃,電源電壓為2.6~5.5 V時(shí),電源電壓調(diào)整率為1.996 mV/V。
          關(guān)鍵詞:CMOS;溫度補(bǔ)償;閾值電壓;放大器;BJT

          0 引言
          基準(zhǔn)電壓源廣泛應(yīng)用于各種模擬集成電路、數(shù)/模混合信號(hào)集成電路和系統(tǒng)集成芯片(SoC)中,是集成電路的一個(gè)基本元件,其穩(wěn)定性直接影響到整個(gè)系統(tǒng)的精度。然而,傳統(tǒng)的高性能基準(zhǔn)電路普遍采用帶隙基準(zhǔn)電路,與標(biāo)準(zhǔn)CMOS工藝不兼容。為了解決帶隙基準(zhǔn)電路與標(biāo)準(zhǔn)CMOS工藝不兼容問題,一些學(xué)者提出了一定的解決方法,例如:利用N阱的寄生二極管設(shè)計(jì)帶隙基準(zhǔn),利用CMOS管的亞閾值區(qū)工作原理設(shè)計(jì)基準(zhǔn),利用載流子和閾值電壓在不同溫度下的特性設(shè)計(jì)基準(zhǔn)等。但是他們的電源抑制比普遍偏低,且溫度系數(shù)較大。
          本文利用高電源抑制比電路設(shè)計(jì)的和式偏置電流源進(jìn)一步提高了電源抑制比,并利用NMOS和PMOS管的兩個(gè)閾值電壓VTHN和VTHP具有相同方向但不同數(shù)量的溫度系數(shù),設(shè)計(jì)了一種基于不同VTH值的新型CMOS基準(zhǔn)。該設(shè)計(jì)充分利用CMOS器件高輸入阻抗、低功耗的特點(diǎn),利用相同電流減少了載流子遷移率對(duì)溫度性能的影響,利用VRHN和VTHP溫度系數(shù)抵消原理和高電源抑制比和式電流源,大大降低了基準(zhǔn)的溫度系數(shù),提高了電源抑制特性,使電路的性能得到優(yōu)化。

          1 傳統(tǒng)帶隙電路原理
          如圖1所示,傳統(tǒng)的帶隙電路主要是利用雙極型晶體管的基極-發(fā)射極電壓VBE具有負(fù)溫度系數(shù),而兩個(gè)不同電流密度的雙極型晶體管之間的基極一發(fā)射極電壓差△VBE具有正溫度系數(shù),將其乘以合適的系數(shù)K后,再與前者進(jìn)行加權(quán),即:VREF=VBE+K△VBE,從而在一定范圍內(nèi)就可以抵消VBE的溫度漂移效應(yīng),得到低溫漂的輸出電壓VREF。K值將通過把VBE的表達(dá)式帶入VREF中,在參考溫度T0處令a.jpg求得。

          本文引用地址:http://www.ex-cimer.com/article/187387.htm

          b.jpg


          但是使用BJT管會(huì)占用很大的芯片面積且與在標(biāo)準(zhǔn)CMOS工藝中不能很好的兼容。

          2 新型CMOS基準(zhǔn)電路原理
          對(duì)于CMOS器件,其閾值電壓VTH和載流子遷移率μ是主要的受溫度因數(shù)影響的參量。雖然閾值電壓VTH和載流子遷移率μ的值都隨著溫度的升高而減小,但是MOS器件閾值電壓VTH和載流子遷移率μ的下降對(duì)于MOS管的漏電流ID有著完全相反的效果:閾值電壓VTH越低,漏電流ID越大;而載流子遷移率μ越小,漏電流ID越小。
          由文獻(xiàn)可知,閾值電壓VTH與環(huán)境溫度有著近似的線性關(guān)系:
          c.jpg
          式中:aVT是閾值電壓VTH的溫度系數(shù),其值介于1~4 mV/℃之間,對(duì)NMOS和PMOS是相互獨(dú)立且不同的。
          載流子遷移率μ和環(huán)境溫度的關(guān)系為:
          d.jpg
          式中:μ(T0)是某基準(zhǔn)溫度時(shí)的載流子遷移率,且m介于1~2.5之間。
          由式(1)可知,VTHN和VTHP具有不同的負(fù)溫度系數(shù),只要取合適的系數(shù)K時(shí):
          e.jpg
          就可以得到不隨溫度變化的基準(zhǔn)電壓VREF。


          上一頁 1 2 3 4 下一頁

          關(guān)鍵詞: CMOS VTH 電壓基準(zhǔn)

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();