<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 基于不同VTH值的新型CMOS電壓基準

          基于不同VTH值的新型CMOS電壓基準

          作者: 時間:2011-08-17 來源:網(wǎng)絡(luò) 收藏

          3 新型基準電路設(shè)計
          圖2為本文利用標準工藝設(shè)計的基準電路。該電路主要由啟動電路、和式電流產(chǎn)生電路、有效負載電路構(gòu)成。電路的基本原理是利用高性能和式電流源產(chǎn)生高電源抑制比的PTAT電流,再利用NMOS和PMOS管的兩個閾值電壓N和P具有相同方向,但不同數(shù)量的溫度系數(shù)設(shè)計了一種基于不同值的新型基準。

          本文引用地址:http://www.ex-cimer.com/article/187387.htm

          i.jpg


          3.1 和式電流源電路
          由圖2可見,和式電流產(chǎn)生電路由自舉式偏置電路(由MOS管M6~M9和電阻R2構(gòu)成)產(chǎn)生偏置電流。設(shè)M9與M8的寬長比為K1,則有:
          f.jpg
          g.jpg
          但是由于體效應(yīng)的存在,使得R2中的電流隨電源電壓VDD的變化有一定改變。所以文中引入和式電流產(chǎn)生電路。
          如圖2可知,電阻R1中的電流值為:
          h.jpg
          式中:K2為M5與M6的寬長比。
          由于MOS管的柵源電壓VGS幾乎不隨電源電壓的變化而變化,由式(6)、式(7)可知MOS管M4中的電流IM4的變化方向與R2中的電流IR2隨電源電壓的變化方向相反。
          由圖2可知,取K3,K4分別為M10與M7,M11與M2的寬長比,M13與M12,M15與M14的寬長比為1,則MOS管ML1中的電流I為:
          j.jpg
          合理選擇式(8)中的K3,K4就能減小電源電壓VDD對電流I的影響。
          由上面的分析和式電流源電路可以進一步減小電源電壓對輸出電流的影響。



          關(guān)鍵詞: CMOS VTH 電壓基準

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();