基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計(jì)

4 基于Nios II的軟件驅(qū)動程序設(shè)計(jì)
把所設(shè)計(jì)的IP核加載到嵌入式系統(tǒng)，打開Nios II EDS，在Ahera提供的集成開發(fā)環(huán)境(IDE)中，為IP核編寫驅(qū)動程序。
首先點(diǎn)擊new菜單建立工程應(yīng)用文件，然后選擇一個空的工程模板(Blank Project)，并在此工程模板中編寫相應(yīng)程序，其驅(qū)動程序的算法流程如圖3所示。

5 結(jié)論
數(shù)碼管是電子設(shè)計(jì)中應(yīng)用較多的元器件。用于顯示系統(tǒng)的運(yùn)行狀態(tài)和簡單的字符，以便提升系統(tǒng)人機(jī)界面的效果。為減輕設(shè)計(jì)者的工作量，實(shí)現(xiàn)軟核重用，設(shè)計(jì)8段數(shù)碼管動態(tài)顯示IP核，并給出此核的一個參考驅(qū)動顯示程序。此核根據(jù)設(shè)計(jì)需要，可例化1～8個共陽極(或共陰極)數(shù)碼管控制器，成功控制1～8個數(shù)碼管工作，大大提高設(shè)計(jì)效率。測試結(jié)果表明，此核工作可靠、穩(wěn)定，可直接應(yīng)用于工程實(shí)踐中。