基于FPGA實現(xiàn)異步串行通信
加入技術(shù)交流群
1．2 FPGA波特率發(fā)生器模塊
串口通信，就是RS 232／RS 485通信，要求通信的雙方波特率等通信格式一樣才可以通信成功。在電子通信領(lǐng)域，波特率(Baud Rate)即調(diào)制速率，指的是信號被調(diào)制以后在單位時間內(nèi)的變化，即單位時間內(nèi)載波參數(shù)變化的次數(shù)。它是對符號傳輸速率的一種度量，1 Baud即指每秒傳輸1個符號。在基于FPGA實現(xiàn)通用異步通信時，波特率發(fā)生器是一個必不可少的部分。波特率發(fā)生器實際上就是一個分頻器，可以根據(jù)給定的系統(tǒng)時鐘頻率和要求的波特率算出波特率分頻因子，算出的波特率分頻因子作為分頻器的分頻數(shù)從而產(chǎn)生所需的時鐘頻率。在設定發(fā)送和接收使用相同的波特率的情況下，UART只需要一個波特率發(fā)生器就可以了。
系統(tǒng)提供的時鐘頻率為10 MHz，數(shù)據(jù)信號的傳輸速率為115 200 Hz，波特率發(fā)生器產(chǎn)生的時鐘對數(shù)據(jù)信號進行采樣，設定對傳輸?shù)臄?shù)據(jù)信號進行3倍采樣，則波特率發(fā)生器產(chǎn)生的頻率為：
3×115 200=345 600 Hz
那么就可以根據(jù)給定的系統(tǒng)時鐘和要求的波特率計算出分頻因子：
1×107／345 600=28．94
對時鐘進行28.94分頻是很難實現(xiàn)的，因此取整數(shù)30作為分頻因子。盡管這樣會使得分頻得到的時鐘會比所需的345 600 Hz高3．5％，但這樣微小的變化不會影響實際電路的工作。其仿真圖如圖3所示。本文引用地址：http://www.ex-cimer.com/article/189494.htm
1．3 FPGA數(shù)據(jù)發(fā)送模塊
發(fā)送過程就是把并行總線上的數(shù)據(jù)發(fā)送到串行總線上。數(shù)據(jù)發(fā)送的過程可以分為空閑狀態(tài)、加載狀態(tài)、發(fā)送狀態(tài)和發(fā)送完成狀態(tài)?？臻e狀態(tài)就是UART內(nèi)核復位后的空閑狀態(tài)，等待加載狀態(tài)。UART進入空閑狀態(tài)后，當檢測到發(fā)送控制信號有效時，就進行加載狀態(tài)并開始進行數(shù)據(jù)的加載。加載狀態(tài)就是發(fā)送模塊按照串行發(fā)送的順序?qū)⒁l(fā)送的這一幀數(shù)據(jù)加載到移位寄存器內(nèi)，將移位寄存器和計數(shù)器都復位，使移位寄存器和計數(shù)器的工作時鐘為系統(tǒng)時鐘。當計數(shù)器達到了計數(shù)的上限時，它會產(chǎn)生一個指示信號通知UART內(nèi)核進入發(fā)送狀態(tài)。UART內(nèi)核狀態(tài)機進入發(fā)送狀態(tài)的同時要改變相應信號，這時移位寄存器時鐘必須為波特率時鐘，最重要的是將輸出信號送到RS 232的發(fā)送端口TXD上。在發(fā)送狀態(tài)，也需要計數(shù)器的控制，當計數(shù)器達到了計數(shù)的上限時，它會產(chǎn)生一個信號通知UART內(nèi)核進入發(fā)送完成狀態(tài)。當UART內(nèi)核狀態(tài)機進入發(fā)送狀態(tài)后，并產(chǎn)生發(fā)送完成中斷信號。這樣就可以把數(shù)據(jù)從串行端口上發(fā)送出去了。發(fā)送數(shù)據(jù)和接收數(shù)據(jù)的狀態(tài)轉(zhuǎn)換圖如圖4所示。
發(fā)送一幀數(shù)據(jù)的部分程序如下：
發(fā)送一幀數(shù)據(jù)的仿真結(jié)果如圖5所示。
fpga相關(guān)文章:fpga是什么
通信相關(guān)文章:通信原理
數(shù)字濾波器相關(guān)文章:數(shù)字濾波器原理
評論