基于FPGA的手持式示波器設(shè)計(jì)
加入技術(shù)交流群
2 A／D轉(zhuǎn)換模塊
系統(tǒng)選用德州儀器公司(TI)的12位CMOS模／數(shù)轉(zhuǎn)換芯片(ADC128S022)實(shí)現(xiàn)模擬信號(hào)的數(shù)據(jù)采樣，該AD可以通過(guò)通道選擇信號(hào)實(shí)現(xiàn)8通道的模數(shù)轉(zhuǎn)換，并且是單電源供電；功耗極低，在2．7～5．25 V的供電范圍內(nèi)，功耗只有1．2～7．5 mW；轉(zhuǎn)換速率可以達(dá)到50～200 KSPS，通過(guò)串行外設(shè)接口(SPI)與外部器件交換數(shù)據(jù)，芯片采用16引腳的超小型TSSOP封裝，這些特征都很適合小型的便攜式電子產(chǎn)品上使用，ADC12 8S022的內(nèi)部結(jié)構(gòu)如圖2所示。本文引用地址：http://www.ex-cimer.com/article/189496.htm
3 雙口RAM的讀寫控制
圖1所示手持式示波器設(shè)計(jì)結(jié)構(gòu)中的雙口RAM的每位數(shù)據(jù)分別對(duì)應(yīng)于LCD12864屏上的一個(gè)像素點(diǎn)，要求存儲(chǔ)容量8 192 b(1 024×8 b)。存儲(chǔ)器的管理需要滿足采集數(shù)據(jù)(64 b)按列實(shí)時(shí)寫入、又要滿足LCD模塊按行讀出數(shù)據(jù)(8 b)的要求。
為此，首先需要把64 b的圖形數(shù)據(jù)按位分成8段分別存儲(chǔ)在8個(gè)128x8 b的RAM單元中，這樣才能保證每個(gè)RAM存儲(chǔ)單元的讀／寫數(shù)據(jù)位寬一致。其次，采集的波形數(shù)據(jù)需要經(jīng)過(guò)行列數(shù)據(jù)轉(zhuǎn)置模塊，才能做到RAM數(shù)據(jù)的按行寫入。行列數(shù)據(jù)轉(zhuǎn)置模塊采用了流水線結(jié)構(gòu)，在觸發(fā)啟動(dòng)信號(hào)和時(shí)鐘的共同作用下把采集到的列點(diǎn)陣數(shù)據(jù)轉(zhuǎn)置成適合LCD屏顯示的行數(shù)據(jù)格式。
圖3所示為雙口RAM存儲(chǔ)單元的讀寫順序示意；經(jīng)過(guò)轉(zhuǎn)置后行數(shù)據(jù)，按照?qǐng)D中所示的橫向“S”形順序?qū)懭耄跀?shù)據(jù)讀出時(shí)，需要按照逐行的豎向的“S”形順序進(jìn)行讀數(shù)據(jù)，這是LCD12864模塊控制時(shí)序要求的，按列逐字的寫入存儲(chǔ)器組織方式能夠提高RAM的緩存數(shù)據(jù)刷新頻率，同時(shí)也對(duì)存儲(chǔ)器的讀寫地址生成電路形成了較高設(shè)計(jì)難度。
fpga相關(guān)文章:fpga是什么
評(píng)論