基于FPGA和ARM9的片上網(wǎng)絡(luò)系統(tǒng)硬件平臺(tái)

2.2 阻抗匹配設(shè)計(jì)與仿真

輸出緩沖的源端內(nèi)阻、高速系統(tǒng)中傳輸線的特征阻抗以及輸入緩沖的輸入電阻間的差距帶來了信號(hào)傳輸過程中的反射。當(dāng)輸出門的信號(hào)在傳輸介質(zhì)上往返時(shí)間大于信號(hào)最小邊沿時(shí)間時(shí)，電路需采取端接來實(shí)現(xiàn)阻抗匹配，端接可采用末端并接電阻或源端串接電阻等方式。

末端端接將電阻放置于接收器端一側(cè)，驅(qū)動(dòng)波形沿傳輸線以滿幅度傳播，到達(dá)末端時(shí)由端接電阻吸收，接收電壓等于傳輸電壓。末端端接具有上升時(shí)間快的優(yōu)點(diǎn)，但對(duì)輸出門的驅(qū)動(dòng)電流有一定的要求，這也帶來了較大的功率消耗。

源端端接采取控制輸出端的反射系數(shù)的方法。通過在源端串接一個(gè)電阻，使得串接電阻加上源端緩沖器的內(nèi)阻接近傳輸線的特征阻抗。Cyclone IV系列產(chǎn)品均設(shè)計(jì)了OCT功能，可以選擇使用片內(nèi)串接電阻。使用SigXplorer軟件首先提取PCB上AD9765數(shù)據(jù)線的傳輸線模型，然后與Altera提供的TTL 2.5 V串接50 ?贅電阻的IBIS模型進(jìn)行125 MHz信號(hào)的反射仿真，仿真結(jié)果如圖3所示。源端信號(hào)波形的幅度由于端接電阻的分壓，在傳輸介質(zhì)上的初始信號(hào)幅度降至滿幅度信號(hào)的1/2，這1/2幅度的信號(hào)大約經(jīng)過1 ns后到達(dá)末端。由于末端數(shù)字電路輸入阻抗非常大，反射系數(shù)接近+1，從而得到1/2幅度的反射信號(hào),與原1/2幅度信號(hào)疊加后在末端得到完整幅度的信號(hào)。反射信號(hào)再經(jīng)過1 ns延遲后回到源端，被源端端接衰減，此類端接具有靜態(tài)功率小等優(yōu)點(diǎn)。

同時(shí)對(duì)未串接50 ?贅電阻的TTL 2.5 V 模型進(jìn)行了仿真，其它仿真參數(shù)均不變的情況下，發(fā)現(xiàn)電路末端信號(hào)具有明顯過沖現(xiàn)象，如圖4所示。因而Cyclone IV的OCT技術(shù)是簡化高速線路PCB板設(shè)計(jì)、提高信號(hào)完整性最簡便實(shí)用的途徑。實(shí)驗(yàn)表明，測量結(jié)果與仿真波形接近，AD9765在最高理論速度125 MHz下工作穩(wěn)定。

2.3 串?dāng)_仿真

互感、互容使得相鄰傳輸線間信號(hào)相互耦合從而形成串?dāng)_，傳輸線的間距是其中最關(guān)鍵的因素。本系統(tǒng)中大多數(shù)走線間距為15 mils，無需擔(dān)心串?dāng)_問題，而BGA的扇出采用的是5 mils的間距, 并且存在許多長度在1 000 mils以上的平行線，串?dāng)_的仿真與降低串?dāng)_的影響成為設(shè)計(jì)過程中不可缺少的一個(gè)環(huán)節(jié)。采用SigXplorer對(duì)相鄰BGA扇出微帶線的模型進(jìn)行了仿真,結(jié)果如圖5所示。干擾源是125 MHz的時(shí)鐘信號(hào)，被干擾線路為相距干擾線路5 mils的弱下拉平行微帶線?？梢娫诒粩_線路的源端和末端產(chǎn)生了接近200 mV的串?dāng)_，屬于電路正常工作可以接受的范圍。

設(shè)計(jì)了基于FPGA的NoC系統(tǒng)硬件平臺(tái)，在此基礎(chǔ)上完成了一個(gè)小型的片上網(wǎng)絡(luò)系統(tǒng)。設(shè)計(jì)過程中充分考慮了片上網(wǎng)絡(luò)系統(tǒng)的應(yīng)用特點(diǎn)，針對(duì)典型3×3的2D Mesh結(jié)構(gòu)進(jìn)行設(shè)計(jì)。實(shí)踐表明，系統(tǒng)達(dá)到了設(shè)計(jì)要求，可以滿足NoC系統(tǒng)的硬件要求，同時(shí)系統(tǒng)也將作為后續(xù)NoC映射、路由及測試算法的驗(yàn)證與仿真平臺(tái)。

NoC仍然有著廣闊的研究空間，許多新的結(jié)構(gòu)或算法將會(huì)不斷涌現(xiàn)，以及更復(fù)雜應(yīng)用系統(tǒng)的驗(yàn)證需求對(duì)硬件平臺(tái)會(huì)有更高的要求。本文對(duì)平臺(tái)設(shè)計(jì)中一些重要的問題進(jìn)行了探討， 對(duì)于后續(xù)相關(guān)硬件平臺(tái)的開發(fā)及FPGA應(yīng)用系統(tǒng)的設(shè)計(jì)具有一定的借鑒意義。