<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于Xilinx FPGA的部分動(dòng)態(tài)可重構(gòu)技術(shù)的信號(hào)解調(diào)系

          基于Xilinx FPGA的部分動(dòng)態(tài)可重構(gòu)技術(shù)的信號(hào)解調(diào)系

          作者: 時(shí)間:2013-04-16 來(lái)源:網(wǎng)絡(luò) 收藏

          3.2 模塊的設(shè)計(jì)和實(shí)現(xiàn)

          按照?qǐng)D3所示的結(jié)構(gòu),按照下面步驟進(jìn)行基于技術(shù)的程序設(shè)計(jì):

          1)把需要部分重構(gòu)的模塊設(shè)計(jì)為一個(gè)空盒,即只有輸入輸出管腳,沒有實(shí)際內(nèi)容的空模塊。在進(jìn)行空模塊的管腳規(guī)劃時(shí)要綜合考慮多種解調(diào)樣式下的接口兼容性,保證一個(gè)模塊接口能涵蓋需要處理的所有樣式。

          2)分別完成不需要部分重構(gòu)的FPGA予模塊,并完成FPGA頂層模塊。

          3)對(duì)FPGA頂層模塊進(jìn)行綜合,產(chǎn)生頂層網(wǎng)表。

          4)按照步驟1)中的模塊定義格式完成針對(duì)不同調(diào)制模式的解淵模塊,如qpsk_demod,fsk_demod等,并通過仿真驗(yàn)證,然后逐模塊分別綜合成單獨(dú)的模塊網(wǎng)表文件,保存到不同的目錄中。

          5)在PlanAhead工具中導(dǎo)入FPGA頂層網(wǎng)表,注意在導(dǎo)入選項(xiàng)中選擇支持部分重構(gòu)。在PlanAhead工具中把2個(gè)空的可重構(gòu)解調(diào)模塊設(shè)定為可重構(gòu)分區(qū)(ReconfigurablePartition),如圖4所示,并把步驟4)中綜合好的模塊網(wǎng)表指定為可重構(gòu)模塊下的可選內(nèi)容。

          6)在PlanAhead工具的Device視圖中,對(duì)可重構(gòu)模塊劃分分區(qū)(PBlock),目前分區(qū)只支持矩形,要求分區(qū)包含的資源數(shù)目略大于解淵模塊所需資源的最大值,其中包括邏輯資源(查找表和寄存器),乘法器(DSP48E)和RAM資源。

          7)根據(jù)對(duì)2個(gè)可重構(gòu)解調(diào)模塊的不同配置,產(chǎn)生多個(gè)配置文件,配置文件的一個(gè)例子如表1所示,并逐一進(jìn)行布局布線,產(chǎn)生完整的配置比特流文件和用于部分重構(gòu)的比特流文件。對(duì)于每一組配置文件,會(huì)產(chǎn)生一個(gè)包含靜態(tài)邏輯的完整配置比特流文件,和2個(gè)用于部分重構(gòu)的比特流文件,分別對(duì)應(yīng)2個(gè)不同的分區(qū),配置加載時(shí)不能隨便互換。

          8)對(duì)表1中配置文件進(jìn)行設(shè)計(jì)規(guī)則檢查比較,保證各組配置文件生成的完整配置的比特流文件是一致的。

          9)完成以上設(shè)計(jì)后,首先調(diào)用任意一個(gè)完整配置文件進(jìn)行加載,保證FPGA成功運(yùn)行靜態(tài)邏輯,然后根據(jù)需要,選擇表1中的配置文件表中的任何1組,進(jìn)行部分動(dòng)態(tài)加載。

          4 應(yīng)用結(jié)果

          以上設(shè)計(jì)經(jīng)過實(shí)際驗(yàn)證,可以實(shí)現(xiàn)2路信號(hào)在不同調(diào)制樣式的解調(diào),當(dāng)信號(hào)樣式變化時(shí),動(dòng)態(tài)加載相應(yīng)的解調(diào)模塊,可以迅速完成功能切換,實(shí)現(xiàn)對(duì)應(yīng)的解調(diào)功能。經(jīng)過實(shí)際測(cè)試,模塊的加載速度存10 ms以內(nèi),極大的提高了原有系統(tǒng)的性能。

          5 結(jié)論

          目前國(guó)際上對(duì)FPGA可重構(gòu)技術(shù)的研究極為廣泛,本文介紹了一種基于 FPGA的技術(shù)的,可以把不同的解調(diào)模塊定位到芯片內(nèi)部同一邏輯資源部分,通過重構(gòu)這些資源來(lái)實(shí)現(xiàn)不同樣式信號(hào)的解調(diào),同時(shí)保持其他部分電路功能正常運(yùn)行,從而提高了系統(tǒng)的適應(yīng)能力。

          本系統(tǒng)可以存通信系統(tǒng)中得到應(yīng)用,對(duì)航天、電力等領(lǐng)域的類似系統(tǒng)也有參考價(jià)值,可以提高相應(yīng)系統(tǒng)的靈活性和擴(kuò)展性,減低系統(tǒng)功耗,縮短系統(tǒng)開發(fā)時(shí)間。

          fpga相關(guān)文章:fpga是什么



          上一頁(yè) 1 2 下一頁(yè)

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();