GPIB控制器軟件的IP核設計
加入技術交流群
隨著網絡技術與通信技術的高速發(fā)展，測試儀器和測試技術發(fā)生了革命性變化，“網絡就是儀器”確切地概括了測試儀器間的網絡化發(fā)展趨勢。組建網絡化測試系統不僅能實現資源共享，而且組建系統方便，還可提高測試系統的復雜度，拓寬其應用范圍。筆者采用CPLD 芯片實現GPIB 控制器的IP 核設計完成芯片NAT 9914 的產權自主化，從而大大降低了開發(fā)成本。
本文引用地址：http://www.ex-cimer.com/article/189656.htm通用接口總線( General Purpose Interface Bus，GPIB) 使自動化測試儀器的互聯有了統一的標準，極大地推動了自動測試技術的發(fā)展。GPIB 總線具有并行總線傳送速度快、有效數據速率高、驅動能力強、通信距離可達20m、抗干擾能力良好及通用性特點，總線上最多可掛接15 臺設備并且傳輸速度可以達到8Mbit /s，因此有良好的應用前景[1]，其自動測試系統組建如圖1 所示。
圖1 GPIB 控制器組建的自動測試系統框圖
GPIB 控制器IP 核設計采用模塊化思想，主要模塊包括狀態(tài)機模塊、數據通路模塊和譯碼電路模塊。對狀態(tài)機模塊的設計包括8 個小模塊( 如源方掛鉤及受方掛鉤等) ，采用VHDL 語言對各個小模塊進行編程實現，最后調用各子模塊并用原理圖的方式進行狀態(tài)機頂層模塊設計，并在Synplify 以及QuartusⅡ平臺進行分析和仿真。對數據通路的設計也采用同樣的方式，先對各個子模塊進行設計，然后進行整體設計。最后調用狀態(tài)機頂層模塊、數據通路頂層模塊及多線消息譯碼電路模塊等進行GPIB 控制器IP 核的頂層設計。完成整個IPCore設計后，通過JTAG 下載方式將Core 下載到選定的DE2 專用開發(fā)套件CPLD 芯片進行通信設置驗證，成功后再搭建硬件，從而得到實體化GPIB 控制器。
2 GPIB 控制器IP 核設計的實現
2. 1 接口控制電路的工作原理
GPIB 總線是一種24 芯的并行無源總線，由8根地線和16 根信號線組成。16 根信號線為8 根數據線( DIO1 ～ DIO8) 、3 根握手線( DAV、NRFD、NDAC) 和5 根管理線( ATN、REN、IFC、EOI、SRQ) 。數據傳輸采用位并行、字節(jié)串行的雙向異步傳輸方式。需要注意的是: GPIB 采用的是負邏輯，即低電平( 不大于0. 8V) 為邏輯1，高電平( 不小于2. 0V)為邏輯0[2]。
GPIB 總線的基本原理是將控者作為服務器，利用編程并通過GPIB 總線實現對各個儀器的控制，同時各個儀器也通過操作GPIB 控制芯片來實現與服務器的數據傳輸，其輸出到GPIB 母線上的信號符合IEEE488 標準，從而達到自動控制和測試的目的。
2. 2 模塊設計
GPIB 控制器的設計主要包括3 個模塊: 接口功能模塊、多線消息譯碼器和數據通路模塊。
2. 2. 1 與GPIB 母線通信的接口功能模塊在GPIB 系統中，把器件與GPIB 總線的一種交互作用定義成一種接口功能，實質上是一組邏輯功能，實現IEEE488 通信協議。該功能模塊是本設計的重點，在接口功能子集的選擇上也有一定的要求，主要實現各子接口功能，即: 源方掛鉤SH、講者T、聽者L、服務請求SRQ 及遠控本控RL 等。各接口模塊功能采用同步MOORE 狀態(tài)機( 只與當前信號有關，與輸入信號無關) 實現。在各子接口模塊功能實現的基礎上，對其進行頂層狀態(tài)機設計，即:調用各子模塊，用原理圖方式對其進行互聯式設計，并用VHDL 語言完成對狀態(tài)機的描述，實現的邏輯功能如圖2 所示。其中，輸入信號有: GPIB 母線信號( ATN、DAV、IFC、REN、NDAC、NRFD、EOI、SRQ) ，多線消息( MTA、MLA、OTA、LLO、GTL、GET、DCL、SDC、UNL、SPD、SPE) ，輔助寄存器產生的內部消息及本地消息( swrst、lon、rsv、ton) 等。這些輸入的信號均通過譯碼電路產生，輸出信號對接口功能的狀態(tài)進行控制。
圖2 與GPIB 母線通信功能邏輯
下面以源方掛鉤SH 為例說明其邏輯的實現，邏輯圖如圖3 所示。
圖3 SH 功能實現的邏輯電路
評論