基于CPLD的機載雷達控保系統(tǒng)

4.2 上電復位與延時

控保上電復位十分重要,這里采用的是硬件外部復位與cpld的邏輯處理復位。其復位電路如圖3所示,reset來自于外部rc復位信號,當時鐘穩(wěn)定后,cpld內部產(chǎn)生一個復位信號使得各電路中的d觸發(fā)器復位,將計數(shù)器同步清零。由于電路在上電初始階段各i/o口電平均處于暫態(tài),沒有進入穩(wěn)定工作狀態(tài),這個過程實際上也是等待外圍i/o電平建立穩(wěn)定。

4.3 過d、過τ保護

過d與過τ保護,即,過占空比與過脈沖寬度保護。當出現(xiàn)過d與過τ故障時,立即關斷激勵與觸發(fā),以保護twt等關鍵性器件。其檢測與保護在該系統(tǒng)中是比較難的,脈沖寬度與脈沖重復頻率可變這一特點,使得信號時序關系實時處理也比較復雜。而過d與過τ保護原理比較簡單。這里舉例加以說明。

假設過d保護最大占空比為12.5%,過τ保護最大脈沖寬度為310μs。圖4(a)所示給出了待測的脈沖波形,占空比d等于τ/t,圖中τ1不等于τ2,t1不等于t2。

用于檢測的基準時鐘為4mhz,cpld從脈沖上升沿電平翻轉開始計數(shù),當電平下降沿翻轉后停止計數(shù)并鎖存數(shù)據(jù)data1,所計數(shù)據(jù)為τ的值,它們的分辨率為1/4mhz,誤差為±0.25μs。將鎖存的數(shù)據(jù)進行數(shù)字比較,當data1大于310/0.25即1240時,發(fā)生過τ故障。這里采用able硬件描述語言設計了1240數(shù)字比較器,程序如下：

equations

out=(i>=^d1240);

end

脈沖信號上升沿觸發(fā)d觸發(fā)器,產(chǎn)生周期脈沖波形如圖4(b)所示,當圖4(b)中電平為高時對周期t1進行計數(shù),為低時對周期t2進行計數(shù),電平每發(fā)生一次翻轉,鎖存周期數(shù)據(jù)data2轉入下一個周期計數(shù)。采用圖4(a)脈沖波形上升沿作適當延時后的波形,用于數(shù)字比較器比較的觸發(fā)條件,當8倍的data1大于data2時,即發(fā)生過d故障。當過d/τ故障連續(xù)出現(xiàn)一定次數(shù)后,確認為故障,輸出相應故障信號。過d/τ保護邏輯框圖如圖5所示。圖6給出了過d/τ保護實時仿真所得的仿真結果。

4.4 i/o接口的抗干擾處理

真空電子管發(fā)射機由于具有高壓、大功率的特點,對于低壓控保電路而言,具備較高的抗干擾能力十分重要。isplsi1032-60lg型cpld本身的抗干擾能力較好,由于cpld的最大工作頻率為60mhz,外部微小干擾信號對于cpld來講,如不對i/o接口信號作數(shù)字濾波處理,cpld將認為這是有效信號參與邏輯判斷,實際上,對發(fā)射機的控制是不利的,會引發(fā)故障虛警,若錯誤地處理故障虛警信息,關閉發(fā)射機,則有可能使得本次試驗失敗,造成損失,以往應用小規(guī)模的集成電路的控保就存在類似的問題,并且很難解決。

應用cpld技術,解決抗干擾問題應相對容易,圖7給出了實際應用中的數(shù)字濾波技術原理圖,由4mhz信號進行分頻計數(shù)產(chǎn)生周期為0.25μs ×256×256≈16.4ms的時鐘信號,若故障連續(xù)出現(xiàn)超過8個脈沖,則認為是真實故障,而干擾信號不會造成故障信號輸出。

處理控制信號采用同樣的原理,當確認控制信息有效時,進行相關操作。

5 結束語

經(jīng)試驗測試,上述控制與保護硬件電路和軟件的設計,具有較好的實時控制能力,在復雜的保護邏輯面前表現(xiàn)出了優(yōu)越性。基于cpld的控保系統(tǒng)具有性能穩(wěn)定、抗干擾能力強、體積小、結構緊湊的特點,有較高的推廣應用價值。