<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的可逆數(shù)制轉(zhuǎn)碼器設(shè)計

          基于FPGA的可逆數(shù)制轉(zhuǎn)碼器設(shè)計

          作者: 時間:2013-03-05 來源:網(wǎng)絡(luò) 收藏

          2.2 可逆器的功能模塊設(shè)計
          上述基于的二-十進制(BCD)可逆器設(shè)計方案,關(guān)鍵就在于要做好最底層模塊(4 b模塊)的優(yōu)化設(shè)計,對4 b轉(zhuǎn)碼模塊的不同Verilog HDL描述方式也會帶來不同的實現(xiàn)代價;通過不同描述方式比較最終確定使用結(jié)構(gòu)描述來實現(xiàn)4 b可逆轉(zhuǎn)碼模塊(Bin/Bcd_4),根據(jù)參考文獻[4-5,10],采用卡諾圖和Multisim軟件化簡得到最簡邏輯函數(shù)式如圖2所示。再通過4 b轉(zhuǎn)碼模塊層次實例化分別構(gòu)造5 b轉(zhuǎn)碼模塊(Bin/Bcd_5)和6 b轉(zhuǎn)碼模塊(Bin/Bcd_6),如圖3所示。

          本文引用地址:http://www.ex-cimer.com/article/189669.htm

          d.JPG



          關(guān)鍵詞: FPGA 數(shù)制 轉(zhuǎn)碼

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();