SOPC大規(guī)?？删幊虒Ｓ眉呻娐返目焖匍_發(fā)

引言

在通常情況下，專用集成電路(ASIC)是大批量高性能應(yīng)用系統(tǒng)設(shè)計(jì)師的理想方案。但是，設(shè)計(jì)ASIC需要昂貴的設(shè)計(jì)工具，這樣開發(fā)成本很高，當(dāng)要把產(chǎn)品及時(shí)地推向市場時(shí)就會承擔(dān)很大的風(fēng)險(xiǎn)。據(jù)初步統(tǒng)計(jì)，超過60%的ASIC設(shè)計(jì)至少要進(jìn)行一次以上的重制，導(dǎo)致產(chǎn)品面市推遲、成本預(yù)算超支。

HardCopy II體系結(jié)構(gòu)建立在被稱為Hcell的精細(xì)粒度晶體管陣列上。 Hcell支持從Stratix FPGA的無縫移植，具有ASIC技術(shù)那樣的密度、成本、性能和功耗優(yōu)勢。使用HardCopy器件，利用原有的FPGA開發(fā)工具，將成功實(shí)現(xiàn)于FPGA器件上的SOPC系統(tǒng)通過特定的技術(shù)直接向ASIC轉(zhuǎn)化，從而克服傳統(tǒng)ASIC設(shè)計(jì)中普遍存在的缺點(diǎn)，如開發(fā)周期長、產(chǎn)品上市慢、一次性成功率低、有最少投片量要求、設(shè)計(jì)軟件工具繁多且昂貴、開發(fā)流程復(fù)雜等，是快速開發(fā)大規(guī)模可編程專用集成電路(ASIC)前景最看好的發(fā)展方向。

Hardcopy II器件和Stratix II FPGA器件引腳完全兼容。在芯片正式投產(chǎn)之前，設(shè)備制造商可以使用FPGA進(jìn)行設(shè)備小規(guī)模生產(chǎn)，采用Stratix FPGA對設(shè)計(jì)進(jìn)行測試，然后，設(shè)計(jì)中心將設(shè)計(jì)無縫移植為低成本、功能等價(jià)、引腳兼容的HardCopy II ASIC器件。

1 基于SOPC技術(shù)的Stratix FPGA的開發(fā)

采用Stratix FPGA實(shí)施高密度邏輯設(shè)計(jì)，無論設(shè)計(jì)是在單個(gè)器件中進(jìn)行ASIC原型開發(fā)，還是面向批量生產(chǎn)，都能夠很方便地使用Stratix FPGA來實(shí)現(xiàn)，一旦需要便可以移植為HardCopy結(jié)構(gòu)化ASIC。

最新推出的Stratix V及HardCopy ASIC采用高性能28 nm工藝制造，是高端密度的領(lǐng)軍者。

Stratix FPGA的開發(fā)基于Quartus II 軟件進(jìn)行系統(tǒng)硬件設(shè)計(jì)，Quartus II 軟件在高密度FPGA設(shè)計(jì)中能夠?qū)崿F(xiàn)最佳效能，以最快的速度完成設(shè)計(jì)。Quartus II 軟件是在統(tǒng)一設(shè)計(jì)環(huán)境下，一套完整的綜合、優(yōu)化和驗(yàn)證工具，使用漸進(jìn)式編譯功能，與傳統(tǒng)的高密度FPGA流程相比，設(shè)計(jì)迭代時(shí)間縮短了近70%，顯著提高了設(shè)計(jì)的效率。

Quartus II用來建立硬件的系統(tǒng)，主要使用SOPC Builder工具。SOPC Builder用來建立SOPC系統(tǒng)模塊，Quartus II支持多種設(shè)計(jì)方式，如原理圖、硬件描述語言等，硬件描述語言的方式支持VHDL和Verilog。SOPC Builder提供大量基于Avalon總線的IP外，它還是一個(gè)開發(fā)的IP集成環(huán)境，用戶可以很容易地將自己設(shè)計(jì)的IP集成到SOPC Builder中，實(shí)現(xiàn)設(shè)計(jì)重用。若嵌入DSP系統(tǒng)，

可使用MATLAB/DSP Builder進(jìn)行DSP模塊設(shè)計(jì)，經(jīng)由MATLAB/DSP Builder設(shè)計(jì)的DSP模塊或其他功能模塊可以成為單片F(xiàn)PGA電路系統(tǒng)的一個(gè)組成部分，實(shí)現(xiàn)一定的功能。另一方面，可以通過MATLAB/DSP Builder，為嵌入式處理器設(shè)計(jì)各類加速器，并可以以指令形式加入到Nios II的指令系統(tǒng)，從而成為Nios II 系統(tǒng)的一個(gè)接口設(shè)備，與整個(gè)片內(nèi)系統(tǒng)融為一體。即利用DSP Builder和Nios II CPU，用戶可以根據(jù)項(xiàng)目的具體要求，隨心所欲地構(gòu)建自己的DSP處理器系統(tǒng)。

SOPC Builder提供3種Nios II 處理器軟核，即經(jīng)濟(jì)型、標(biāo)準(zhǔn)型和快速型內(nèi)核，供使用者根據(jù)設(shè)計(jì)具體情況來選擇。Nios II嵌入式處理器是一種面向用戶的、可以靈活定制的通用RISC(精簡指令集架構(gòu))嵌入式CPU。它是一款具有廣闊應(yīng)用前景的處理器，融入了許多新的設(shè)計(jì)方法和理念，其SOPC概念體現(xiàn)在以下兩個(gè)方面：

① Nios II符合工業(yè)技術(shù)的發(fā)展潮流，即硬件設(shè)計(jì)軟件化。采用Nios II能有效地降低人力和物力成本，提高產(chǎn)品競爭力;硬件設(shè)計(jì)軟件化還能方便對硬件進(jìn)行仿真、驗(yàn)證，整體系統(tǒng)結(jié)構(gòu)的數(shù)字邏輯化設(shè)計(jì)使得驗(yàn)證工作可通過仿真軟件順利地實(shí)現(xiàn)，可以掌握詳細(xì)、清楚的信息;減少了硬件設(shè)計(jì)的錯(cuò)誤，使得對硬件接口不是很熟悉的人也可以進(jìn)行系統(tǒng)平臺的集成。

② Stratix FPGA的軟件開發(fā)使用Altera公司的系列FPGA開發(fā)的集成軟件開發(fā)環(huán)境Nios II EDS。Nios II系統(tǒng)是嵌入式處理器的基本軟件開發(fā)工具。所有軟件開發(fā)任務(wù)都可以在Nios II IDE下完成，包括編輯、編譯、程序調(diào)試、下載和運(yùn)行。Nios II IDE具有編碼生成環(huán)境以及可選RTOS和TCP/IP庫集成。它還提供構(gòu)建管理工具，使用GNU編譯器作為其支撐技術(shù)。此外，Nios II IDE還具有片內(nèi)閃存編程器功能。

Nios II軟核及其開發(fā)平臺(Nios II IDE)幫助開發(fā)者將大部分模塊構(gòu)建好，卻又不失靈活性，對大多數(shù)外設(shè)開發(fā)了相應(yīng)的驅(qū)動程序。對于特殊要求的設(shè)計(jì)，Nios II開發(fā)平臺提供了以下工具：

對時(shí)間要求苛刻的軟件算法可以采用用戶定制指令或C2H編譯器進(jìn)行加速;可以方便的把實(shí)時(shí)操作系統(tǒng)μC/OSII移植到Nios II處理器;支持用戶定制外設(shè)，創(chuàng)建定制的SOPC元件，需要更新時(shí)可以使用元件編輯器對整個(gè)元件進(jìn)行再次編輯。

Stratix FPGA總體開發(fā)流程如圖1所示。

圖1 Stratix FPGA總體開發(fā)流程