基于FPGA的空間電場(chǎng)信號(hào)采集系統(tǒng)設(shè)計(jì)

摘要：提出一種基于FPGA的空間電場(chǎng)信號(hào)數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)方案，FPGA為主控制器控制A／D采樣和同步422發(fā)送。X，Y，Z三個(gè)方向的空間電場(chǎng)信號(hào)經(jīng)過(guò)信號(hào)處理和A／D采樣，在FPGA片內(nèi)濾波劃分為不同的頻段，通過(guò)同步422接口發(fā)送到后續(xù)設(shè)備。該系統(tǒng)性能可靠穩(wěn)定，致力于應(yīng)用在探空火箭有效載荷——箭載電場(chǎng)儀上，對(duì)其他電場(chǎng)信號(hào)采集與處理系統(tǒng)也有一定的應(yīng)用價(jià)值。
關(guān)鍵詞：FPGA；空間電場(chǎng)信號(hào)；數(shù)據(jù)采集；同步422

0 引言
空間電場(chǎng)信號(hào)是近地空間很重要的一個(gè)參量，它的起伏變化影響到太陽(yáng)活動(dòng)、雷暴活動(dòng)、地震活動(dòng)及大氣環(huán)境污染等領(lǐng)域。檢測(cè)電場(chǎng)的狀態(tài)可以為航天發(fā)射活動(dòng)提供空間環(huán)境的電狀態(tài)數(shù)據(jù)，國(guó)外發(fā)射的許多探測(cè)衛(wèi)星和探空火箭都將電場(chǎng)探測(cè)作為重要的科學(xué)探測(cè)目標(biāo)。
在傳統(tǒng)的探空火箭有效載荷——箭載電場(chǎng)儀中，頻道的劃分往往采用模擬濾波。模擬濾波電路不僅電路龐大，而且無(wú)法克服溫度漂移、電壓漂移、噪聲等缺陷，使得應(yīng)用領(lǐng)域受到局限。與模擬濾波器相比，數(shù)字濾波器精度高，靈活性好，可靠性強(qiáng)，更適合應(yīng)用在性能較高
的系統(tǒng)。本文提出了應(yīng)用于探空火箭有效載荷的空間電場(chǎng)信號(hào)采集系統(tǒng)，頻道劃分采用數(shù)字濾波處理，應(yīng)用FPGA內(nèi)部的有限脈沖響應(yīng)的IP核，使用FPGA作為主控制器對(duì)空間電場(chǎng)信號(hào)進(jìn)行數(shù)據(jù)采集，發(fā)送給后端的公用設(shè)備。

1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)
系統(tǒng)結(jié)構(gòu)如圖1所示，包括信號(hào)處理電路、A／D采樣電路、同步422發(fā)送電路、電源電路。本文主要介紹傳感器后續(xù)的電路。FPGA對(duì)A／D采樣進(jìn)行控制，整個(gè)系統(tǒng)需要5 V，3．3 V，2．5 V等電平，5 V電平由外接電源供給，其他的電平通過(guò)5 V轉(zhuǎn)化產(chǎn)生。

1．1 信號(hào)處理模塊
該模塊主要作用是將信號(hào)負(fù)值電壓平移為正值，并將電壓電平平移到后端模塊可以調(diào)整到的幅度范圍之內(nèi)。
該模塊包含兩級(jí)：第一級(jí)采用低噪聲儀表放大器AD8429，對(duì)傳感器傳輸過(guò)來(lái)的差分信號(hào)進(jìn)行差分放大，AD8429的增益設(shè)置計(jì)算公式為G=1+6K／RG，其中RG為反饋電阻，對(duì)AD8429的增益設(shè)置引腳進(jìn)行開(kāi)路處理令G=1，相當(dāng)于將差分信號(hào)變?yōu)閱味诵盘?hào)。其中，由于傳感器每個(gè)探頭采集到的空間電場(chǎng)信號(hào)是在-3～3 V范圍內(nèi)，經(jīng)過(guò)差分放大后的信號(hào)為-6～6 V，不易于直接輸入A／D采樣電路中，因此需要經(jīng)過(guò)第二級(jí)的處理。
第二級(jí)的信號(hào)處理包括增加一個(gè)+2．5 V的直流偏置和分壓處理，運(yùn)算放大器選用的是國(guó)家半導(dǎo)體公司的雙通道LM258芯片，電路簡(jiǎn)單，經(jīng)過(guò)第二級(jí)輸出的信號(hào)幅值在0．5～4．5 V之間，可以直接輸入A／D采樣電路進(jìn)行采樣。
1．2 A／D采樣模塊和422發(fā)送模塊
A／D采樣模塊是本系統(tǒng)設(shè)計(jì)的關(guān)鍵，系統(tǒng)性能要求能處理0～1 MHz頻帶范圍內(nèi)的信號(hào)，根據(jù)奈奎斯特采樣率，本系統(tǒng)選擇的ADS1610模塊采樣率達(dá)到10 MSPS，是一款高速、高精度的模擬數(shù)字轉(zhuǎn)換器，并且ADS1610的控制信號(hào)很豐富，便于FPGA對(duì)采樣電路進(jìn)行控制。ADS的電源和地按照推薦電路配置，注意去耦電容放置的位置要離電源和地的輸入引腳近一些，電容值越小的離引腳越近，這樣使得去耦效果更好，模擬地和數(shù)字地之間僅僅在一點(diǎn)用0 Ω的電阻相連。
值得注意的是，ADS需要外圍電路提供4 V，1 V，2．5 V三個(gè)參考電壓，通過(guò)運(yùn)算放大器OPA2822正向輸入端輸入，經(jīng)過(guò)若干去耦電容后分別進(jìn)入ADS1610的VREFP，VREFN，VMID三個(gè)參考電壓輸入引腳。
同步發(fā)送模塊選用DS26LV31AT，如圖1所示，由FPGA控制使能信號(hào)，輸出時(shí)鐘、數(shù)據(jù)、輸出使能等信號(hào)，發(fā)送給后端檢測(cè)設(shè)備。