基于FPGA的雙向多路信號光纖傳輸組件設(shè)計
2 系統(tǒng)介紹及設(shè)計
2.1 硬件結(jié)構(gòu)設(shè)計
在介紹雙向多路信號光纖傳輸組件工作原理的基礎(chǔ)上,本節(jié)將介紹組件的系統(tǒng)設(shè)計,可分為硬件設(shè)計和軟件設(shè)計?;?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/FPGA">FPGA設(shè)計的硬件結(jié)構(gòu)如圖2所示。本文引用地址:http://www.ex-cimer.com/article/189723.htm
在圖2中,當現(xiàn)場端發(fā)送數(shù)據(jù)時,2路電壓信號通過運放調(diào)理電路連接到AD芯片的輸入端。由于AD芯片采用3.3V供電,AD芯片與FPGA之間可直接相連無需任何電平轉(zhuǎn)換,二者之間通信方式為SPI。2路AD轉(zhuǎn)換后的數(shù)據(jù)與6路數(shù)據(jù)信號一起送入FPGA進行編碼校驗等技術(shù)處理之后經(jīng)串化/解串器變換為一路高速數(shù)據(jù),該高速數(shù)據(jù)送給光模塊將電信號變換為光信號;當現(xiàn)場端接收數(shù)據(jù)時,首先通過光模塊將光信號轉(zhuǎn)換為電信號,轉(zhuǎn)換后的電信號是一路高速信號,該高速信號通過串化/解串器變?yōu)椴⑿袛?shù)據(jù)信號送給FPGA進行解碼、校驗及相應信號處理后輸出所需的信號。控制端發(fā)送數(shù)據(jù)和接收數(shù)據(jù)與現(xiàn)場端類似,不再贅述。
2.2 軟件結(jié)構(gòu)設(shè)計
本小節(jié)介紹軟件設(shè)計思路及涉及到的主要技術(shù)。設(shè)計的軟件結(jié)構(gòu)圖如圖3所示。
評論