<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于消息機(jī)制的片上多處理器系統(tǒng)的研究

          基于消息機(jī)制的片上多處理器系統(tǒng)的研究

          作者: 時(shí)間:2012-12-16 來(lái)源:網(wǎng)絡(luò) 收藏

          摘要:描述了一種基于構(gòu)建的片上。該采用主從結(jié)構(gòu),運(yùn)用消息進(jìn)行通信,并且從處理器之間彼此相互獨(dú)立,在硬件結(jié)構(gòu)與軟件設(shè)計(jì)上保持一致。這樣不僅簡(jiǎn)化了的設(shè)計(jì),更使得系統(tǒng)具有一定的容錯(cuò)性與穩(wěn)定性。最后在Quartus軟件中設(shè)計(jì)并且綜合,在該系統(tǒng)下運(yùn)行JPEG編碼算法,當(dāng)運(yùn)行于100 MHz時(shí),測(cè)得系統(tǒng)在不同個(gè)數(shù)處理器時(shí)的處理性能,滿(mǎn)足了設(shè)計(jì)要求。
          關(guān)鍵詞:;;FPGA;DMA

          引言
          如今,數(shù)字處理技術(shù)已得到了廣泛的應(yīng)用,各種復(fù)雜算法的提出與處理精度的提高,都使得需要處理的數(shù)據(jù)量變得越來(lái)越大。而提高系統(tǒng)處理性能主要有提高處理器的頻率、采用系統(tǒng)2種方法。在單處理器頻率提升達(dá)到瓶頸的情況下,多處理器系統(tǒng)成為提高系統(tǒng)性能的一種有效方式。
          近年來(lái),多處理器系統(tǒng)的應(yīng)用已經(jīng)越來(lái)越廣泛,但大部分的多處理器系統(tǒng)都是針對(duì)特定的應(yīng)用對(duì)象進(jìn)行設(shè)計(jì),這類(lèi)系統(tǒng)耦合度高,任務(wù)分解充分,執(zhí)行效率高。同時(shí),這類(lèi)系統(tǒng)開(kāi)發(fā)難度較大,針對(duì)性強(qiáng),不具有通用性,且當(dāng)系統(tǒng)中的某個(gè)處理器出現(xiàn)問(wèn)題時(shí),整個(gè)系統(tǒng)將面臨崩潰。為了簡(jiǎn)化系統(tǒng)設(shè)計(jì),提升多處理器系統(tǒng)的穩(wěn)定性,本文提出了一種基于構(gòu)建的多處理器系統(tǒng)。該系統(tǒng)采用主從結(jié)構(gòu),主處理器運(yùn)行管理系統(tǒng),從處理器完成用戶(hù)指定的任務(wù)。從處理器彼此之間相互獨(dú)立,可相互替代,并在硬件結(jié)構(gòu)與軟件設(shè)計(jì)上保持一致。這樣不僅簡(jiǎn)化了系統(tǒng)的設(shè)計(jì),更使得系統(tǒng)具有一定的容錯(cuò)性與穩(wěn)定性。實(shí)驗(yàn)結(jié)果表明,本設(shè)計(jì)達(dá)到了預(yù)期效果。

          1 多處理器系統(tǒng)體系結(jié)構(gòu)
          本文所設(shè)計(jì)的多處理器系統(tǒng)體系結(jié)構(gòu)框圖如圖1所示,它主要包括一個(gè)主控制器模塊及多個(gè)從處理器模塊。

          本文引用地址:http://www.ex-cimer.com/article/189737.htm

          a.JPG


          主控制器主要負(fù)責(zé)消息的分配與跟蹤,控制DMA進(jìn)行數(shù)據(jù)的快速移動(dòng)等。從處理器則根據(jù)主控制器分配的任務(wù)執(zhí)行相應(yīng)的處理。系統(tǒng)上還集成了多種系統(tǒng)外設(shè),如RS232、定時(shí)器、JTAG接口、多種存儲(chǔ)控制器等。
          主控制器模塊及從處理器模塊中使用的處理器是Nios Ⅱ嵌入式軟核處理器,選用的是快速型。該處理器是Altera公司推出的32位RSIC嵌入式處理器,可根據(jù)需要配置為快速、標(biāo)準(zhǔn)、經(jīng)濟(jì)3種類(lèi)型,提供滿(mǎn)足性能與成本的最佳方案。每個(gè)模塊中都配備1個(gè)FIFO,用于存儲(chǔ)消息;配備2個(gè)RAM存儲(chǔ)器,組成乒乓結(jié)構(gòu),用于存儲(chǔ)原始數(shù)據(jù)或結(jié)果數(shù)據(jù),同時(shí)可用于DMA傳輸控制。
          主控制器模塊與多個(gè)從處理器模塊構(gòu)成主從結(jié)構(gòu)。主控制器集中管理所有的從處理器模塊;所有的從處理器模塊相互獨(dú)立,互不影響,運(yùn)行時(shí)可相互替代。主控制器模塊與系統(tǒng)的所有外設(shè)及所有的從處理器模塊都是通過(guò)Avalon總線(xiàn)相互連接。該總線(xiàn)是一種協(xié)議較為簡(jiǎn)單的片內(nèi)總線(xiàn),處理器可通過(guò)該總線(xiàn)與外界進(jìn)行數(shù)據(jù)交換。

          2 通信機(jī)制的設(shè)計(jì)
          在本文所設(shè)計(jì)的系統(tǒng)中,各個(gè)模塊之間都采用消息進(jìn)行通信,如主控制器與從處理器之間的通信、處理任務(wù)的分配、處理結(jié)果的反饋等。對(duì)于數(shù)據(jù)的傳遞,如果數(shù)據(jù)量比較小,可以把數(shù)據(jù)附在消息中進(jìn)行傳遞;如果數(shù)據(jù)量比較大,則用DMA進(jìn)行存儲(chǔ)器到存儲(chǔ)器之間的快速移動(dòng)。
          2. 1 消息結(jié)構(gòu)的設(shè)計(jì)
          消息是該系統(tǒng)的通信基礎(chǔ),也是系統(tǒng)運(yùn)行的重要環(huán)節(jié),因此定義一種結(jié)構(gòu)通用又易于識(shí)別的消息結(jié)構(gòu)顯得十分重要。在該系統(tǒng)中,采用的是可變長(zhǎng)度的消息結(jié)構(gòu):{類(lèi)型;長(zhǎng)度;子類(lèi)型;參數(shù)1;參數(shù)2;…;參數(shù)N}。
          其中長(zhǎng)度指的是其后的數(shù)據(jù)個(gè)數(shù),不包括類(lèi)型及自身。這樣處理有利于消息的傳遞與讀取。在消息結(jié)構(gòu)中,類(lèi)型、長(zhǎng)度、子類(lèi)型這3個(gè)字段在消息中的位置固定,有利于消息的解析。如根據(jù)消息中的類(lèi)型與子類(lèi)型字段,可快速轉(zhuǎn)到相應(yīng)的處理函數(shù)進(jìn)行處理,根據(jù)長(zhǎng)度字段,可準(zhǔn)確地判斷消息中參數(shù)的個(gè)數(shù);將“子類(lèi)型”排在“長(zhǎng)度”之后,則有利于消息的讀取。
          2.2 消息的傳遞
          消息的傳遞過(guò)程就是向目標(biāo)消息存儲(chǔ)器FIFO寫(xiě)入消息數(shù)據(jù)的過(guò)程。由于系統(tǒng)采用的是主從結(jié)構(gòu),當(dāng)消息在控制器與處理器之間的不同方向傳遞時(shí),傳遞過(guò)程并不相同。


          上一頁(yè) 1 2 3 下一頁(yè)

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();