基于CPLD的串并轉(zhuǎn)換和高速USB通信設(shè)計

2 ATF1508AS的宏單元

ATF1508AS的宏單元如圖1所示。它的宏單元非常靈活，足以支持高復(fù)雜邏輯功能并且高速工作。宏單元包括五個部分：乘積項和乘積項選擇多路復(fù)用器、或/異或/級聯(lián)邏輯、觸發(fā)器、輸出選擇和使能、邏輯陣列輸入。沒有用到的宏單元可由編譯器禁止以降低功耗。

(1)乘積項和乘積項選擇矩陣

每一個宏單元有5個乘積項，每個乘積項作為它的輸入從全局總線和局部總線接收所有信號。乘積項選擇矩陣(PTMUX)按需分配這5個乘積項到宏單元的邏輯門，也負責分配控制信號。乘積項選擇矩陣的編程是由設(shè)計編譯器決定的，編譯器將選擇優(yōu)化的宏單元配置。

(2)或/異或/級聯(lián)邏輯

ATF1508AS的邏輯結(jié)構(gòu)是為有效地支持所有的邏輯而設(shè)計的。在一個宏單元內(nèi)，所有的乘積項可以被布進或門，產(chǎn)生一個5輸入的與/或求和項。通過鄰近的宏單元扇入額外的乘積項，可以擴展到40個乘積項而只有很小的延時。宏單元的異或門允許有效地實現(xiàn)比較和算術(shù)功能，其中異或門的一個輸入來自或運算的求和項，另一個輸入可以是一個乘積項或一個固定的高電平或低電平。對于組合邏輯輸出，固定電平允許極性選擇;對于時序邏輯，固定電平允許利用反演規(guī)則(摩根定律的推論)化簡乘積項。異或門也可以用于仿真T型和JK型觸發(fā)器。

(3)觸發(fā)器

ATF1508AS的觸發(fā)器有非常靈活的數(shù)據(jù)和控制功能。觸發(fā)器的輸入可以來自于異或門、一個單獨的乘積項或直接由I/O口輸入。選擇單獨的乘積項允許在一個組合邏輯輸出宏單元內(nèi)生成一個隱藏的寄存器反饋(這個特性是由fitter軟件自動實現(xiàn)的)。除D、T、JK和SR類型外，ATF1508AS的觸發(fā)器還可配置為鎖存器。在這種模式中，當時鐘為高時，數(shù)據(jù)通過;當時鐘為低時，數(shù)據(jù)鎖存。

時鐘信號可以是全局CLK信號(GCK)和一個單獨的乘積項。觸發(fā)器在時鐘的上升沿改變狀態(tài)。當GCK信號作為時鐘信號時，宏單元的一個乘積項可以選擇作為時鐘允許信號。當使用時鐘使能功能時，使能信號(乘積項)為低時，所有的時鐘邊沿將被忽略。觸發(fā)器的異步復(fù)位信號(AR)可以是全局復(fù)位信號(GCLEAR)、一個乘積項或不使用。AR也可以是GCLEAR和一個乘積項的邏輯或輸出。異步置位信號(AP)可以是一個乘積項或不使用。

(4)輸出選擇和使能

ATF1508AS宏單元的輸出可以選擇為寄存器型和組合型。隱藏的反饋信號可以是組合或寄存器信號而不管輸出是組合型還是寄存器型。輸出使能多路復(fù)用器(MOE)控制輸出使能信號。如果是簡單的輸出操作，任何緩沖器都可以永久使能。如果引腳用作輸入，緩沖器也可以永久禁止。在這種配置下，所有的宏單元資源仍然可用，包括隱藏的反饋信號、擴展器和級聯(lián)邏輯。每一個宏單元的輸出使能信號都可以選擇一個全局輸出使能信號。該器件有6個全局輸出使能信號(OE)。

(5)邏輯陣列輸入

邏輯陣列輸入包括全局總線/開關(guān)矩陣和返送總線：

全局總線/開關(guān)矩陣

全局總線包括所有的輸入和I/O引腳信號以及所有128個宏單元的隱藏反饋信號。每個邏輯塊的開關(guān)矩陣將全局總線的所有信號作為其輸入。在軟件的控制下，這些信號中最多可以有40個被選擇作為邏輯塊的輸入。

返送總線

每一個宏單元可以產(chǎn)生一個返送乘積項。這個信號連接到局部總線上，并且對16個宏單元有效，它是宏單元一個乘積項的反極性。每個局部總線的16個返送項允許產(chǎn)生高扇入求和項(最多21個乘積項)，而只有很小的延時。

3 設(shè)計軟件支持

ATMEL公司提供了CPLD的設(shè)計軟件，而且很多第三方的工具軟件也支持ATF1508AS的設(shè)計，可以用多種高級描述語言和格式進行邏輯描述，如CUPL、ABEL、VHDL等。由于ATF1508AS與ALTERA公司的EPM7000系列是完全引腳兼容的，因此可以使用ALTERA公司的MAXPLUSII軟件。它能進行VHDL語言的編譯和綜合，使用方便，功能強大。MAXPLUSII綜合后產(chǎn)生適合ALTERA的CPLD編程的POF文件，使用POF2JED軟件(ATMEL公司提供)，就可將POF文件轉(zhuǎn)換為適合ATF1508AS的工業(yè)標準JEDEC編程文件，下載到ATF1508AS芯片中。

4 器件編程

ATF1508AS器件是利用4腳JTAG協(xié)議在系統(tǒng)編程(ISP)的。ATMEL提供了ISP硬件(下載電纜)和軟件，以允許從PC對ATF1508AS進行編程。若要允許ISP編程支持自動測試裝置(ATE)向量，必須通過ATMEL的ISP軟件生成串行向量格式(SVF)文件，也可轉(zhuǎn)換為除SVF外的其它ATE測試格式。ATF1508AS器件也可以用標準的第三方編程器來編程，這時JTAG ISP口可以被禁止從而允許這四個額外的I/O引腳用于邏輯功能。

ATF1508AS還有一個特性就是如果由于任何原因編程過程被中斷，則器件將被鎖定以防止輸入和I/O引腳被驅(qū)動。在這種狀態(tài)下，輸入和I/O引腳缺省下為高阻狀態(tài)。在編程器件時，輸入和I/O引腳也將為高阻狀態(tài)。此外，引腳保持電路設(shè)置在器件編程期間將保持以前的狀態(tài)。ATF1508AS器件出廠時被初始化為已擦除狀態(tài)，可以直接用來ISP編程。

結(jié)束語

CPLD器件的優(yōu)勢在于縮短開發(fā)生產(chǎn)周期，現(xiàn)場靈活性好，而且隨著電子技術(shù)的發(fā)展，其集成度越來越高，速度越來越快，價格也逐漸降低，因此市場發(fā)展很快。ATMEL公司的ATF1508AS是高性能、高密度的復(fù)雜可編程邏輯器件，使用方便，具有很高的性價比，因此具有廣闊的應(yīng)用前景。

參考文獻

1 ATMEL Corp. ATF1508AS Users Manual

2 ATMEL Corp. Designing for In-System Programmability with Atmel CPLDS

3 ATMEL Corp. Atmel PLD Frequently Asked Questions

4 Stefan Sjoholm，Lennart Lindh. 用VHDL設(shè)計電子線路. 北京：清華大學出版社，2000

5 PHILIPS Corp. PDIUSBD12 Users Manual