FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機(jī)勵磁控制系統(tǒng)

FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機(jī)勵磁控制系統(tǒng) 1

系統(tǒng)簡介

3/3相雙繞組感應(yīng)發(fā)電機(jī)帶有兩個(gè)繞組：勵磁補(bǔ)償繞組和功率繞組，如圖1所示。勵磁補(bǔ)償繞組上接一個(gè)電力電子變換裝置，用來提供感應(yīng)發(fā)電機(jī)需要的無功功率，使功率繞組上輸出一個(gè)穩(wěn)定的直流電壓。

圖1中各參數(shù)的含義如下：

isa，isb，isc--補(bǔ)償繞組中的勵磁電流;

usa，usb，usc--補(bǔ)償繞組相電壓;

ipa，ipb，ipc--功率繞組電流;

upa，upb，upc--功率繞組相電壓;

udc--二極管整流橋直流側(cè)輸出電壓;

uc--變流器直流側(cè)電容電壓。

電力電子變換裝置由功率器件及其驅(qū)動電路和控制電路兩部分組成。功率器件選用三菱公司的智能功率模塊(IPM)PM75CSA120PM75CSA120(75A/1200V)，驅(qū)動電路使用光耦HCPL4502HCPL4502?？刂齐娐酚蒁SP+FPGA構(gòu)成。

2 EPM7128EPM7128與TMS320C32TMS320C32同外設(shè)之間的接口電路

圖2所示為控制電路的接口電路?？刂齐娐肥褂玫腄SP是TMS320C32TMS320C32，它是TI公司生產(chǎn)的第三代高性能的CMOS 32位數(shù)字信號處理器，其憑借強(qiáng)大的指令系統(tǒng)、高速數(shù)據(jù)處理能力及創(chuàng)新的結(jié)構(gòu)，已經(jīng)成為理想的工業(yè)控制用DSP器件。其主要特點(diǎn)是：單周期指令執(zhí)行時(shí)間為50ns，具有每秒可執(zhí)行2200萬條指令、進(jìn)行4000萬次浮點(diǎn)運(yùn)算的能力;提供了一個(gè)增強(qiáng)的外部存儲器配置接口，具備更加靈活的存儲器管理與數(shù)據(jù)處理方式?？刂齐娐肥褂玫?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/FPGA">FPGA器件為ALTERA公司的EPM7128EPM7128，它屬于高密度、高性能的CMOS EPLD器件，與ALTERA公司的MAXPLUS II開發(fā)系統(tǒng)軟件配合，可以100%地模仿高密度的集成有各種邏輯函數(shù)和多種可編程邏輯的TTL器件。采用類似器件作為DSP的專用外圍集成電路(ASIC)更為經(jīng)濟(jì)靈活，可以進(jìn)一步降低控制系統(tǒng)的成本。

電壓檢測使用三相變壓器，電流檢測使用HL電流傳感器。電平轉(zhuǎn)換電路用來將檢測到的信號轉(zhuǎn)換為0～5V的電平。A/D轉(zhuǎn)換器選用ADS7862ADS7862。保護(hù)電路使用電壓比較器311得到過壓/過流故障信號。 DSP完成以下四項(xiàng)工作：數(shù)據(jù)的采集和處理、控制算法的完成、PWM脈沖值的計(jì)算和保護(hù)中斷的處理。

FPGA完成以下三項(xiàng)工作：管理DSP和各種外部設(shè)備的接口;脈沖的輸出和死區(qū)的產(chǎn)生;保護(hù)信號的處理。

3 使用FPGA實(shí)現(xiàn)DSP和ADS7862之間的高速接口

ADS7862ADS7862是TI公司專為電機(jī)和電力系統(tǒng)控制而設(shè)計(jì)的A/D轉(zhuǎn)換器。它的主要特點(diǎn)是：4個(gè)全差分輸入接口，可分成兩組，兩個(gè)通道可同時(shí)轉(zhuǎn)換;12bits并行輸出;每通道的轉(zhuǎn)換速率為500kHz?？刂品椒椋河葾0線的值決定哪兩個(gè)通道轉(zhuǎn)換;由Convst線上的脈寬大于250ns的低電平脈沖啟動轉(zhuǎn)換;由CS和RD線的低電平控制數(shù)據(jù)的讀出，連續(xù)兩次讀信號可以得到兩個(gè)通道的數(shù)據(jù)。

系統(tǒng)中使用了兩片ADS7862ADS7862，它們的控制線使用同樣的接口，數(shù)據(jù)線則分別和DSP的高/低16位數(shù)據(jù)線中的低12位相連接。這樣DSP可以同時(shí)控制兩片A/D轉(zhuǎn)換器：4通道同時(shí)轉(zhuǎn)換;每次讀操作可以得到兩路數(shù)據(jù)。