基于FPGA的幀同步提取方法的研究

對(duì)應(yīng)128長(zhǎng)的同步頭，一個(gè)碼元采樣8個(gè)點(diǎn)，經(jīng)I、Q分路，每一正交路為4個(gè)點(diǎn)，每一路上為128×4=512個(gè)樣點(diǎn)。采用并行處理，在數(shù)據(jù)來(lái)到之時(shí)，分成四路，每一路做一個(gè)匹配濾波器，這樣可以直接由每個(gè)碼元對(duì)應(yīng)的樣點(diǎn)組成匹配濾波器。將四個(gè)匹配濾波器產(chǎn)生的相關(guān)值比較出最大值，再和后邊門限比較，超過(guò)門限，即作為同步信號(hào)。同步提取的流程如圖5所示。

3 仿真結(jié)果

同步相關(guān)峰的仿真(利用Quartus2.1軟件)如圖6和圖7所示，clk是輸入時(shí)鐘，in是輸入數(shù)據(jù)，sclr是清零信號(hào)，out是輸出信號(hào)。

用Quartus2.1軟件編譯適配，一片APEX EP20K400EBC652-1XEP20K400EBC652-1X只用了百分之三十的邏輯單元就可以實(shí)現(xiàn)同步提取。

一個(gè)完整的幀同步系統(tǒng)的工作狀態(tài)包括兩種，即捕獲狀態(tài)和鎖定狀態(tài)，并且在一定條件下使它們互相間能自動(dòng)切換。當(dāng)幀同步信號(hào)捕捉到時(shí)，幀同步系統(tǒng)應(yīng)立即由捕捉狀態(tài)轉(zhuǎn)換到鎖定狀態(tài)。同步提取完成后，只是完成了初始同步，即同步捕獲，還要進(jìn)行同步鎖定，以防止假同步和漏同步的發(fā)生。限于篇幅，這兒僅僅討論了初始同步的實(shí)現(xiàn)。 通過(guò)對(duì)幀同步提取的FPGA實(shí)現(xiàn)可以看出，補(bǔ)碼配對(duì)相減匹配濾波法是一個(gè)很有效的方法。它提供了一種將擴(kuò)頻碼作為同步信息進(jìn)而實(shí)現(xiàn)幀同步提取的方法，并且在很大程度上節(jié)約了FPGA的內(nèi)部資源。這兒只是介紹了M序列碼作為同步頭的實(shí)現(xiàn)方案，對(duì)于m序列碼作為同步頭的實(shí)現(xiàn)，只要稍微做一下修改，即加一些相應(yīng)的延時(shí)單元就可以實(shí)現(xiàn)。