基于Camera接口的船用導(dǎo)航雷達(dá)顯示設(shè)計(jì)

摘要 介紹了基于ARM的Camera接口船用導(dǎo)航雷達(dá)顯示設(shè)計(jì)。通過FPGA將雷達(dá)回波轉(zhuǎn)換成ITU—R BT601／656視頻信號(hào)，將視頻信號(hào)送入ARM的Camera接口，存貯在幀緩存存儲(chǔ)器，ARM的顯示控制器以DMA的方式讀取幀緩存數(shù)據(jù)，與人機(jī)界面在顯示控制內(nèi)部混合疊加后直接送顯示器顯示。該設(shè)計(jì)實(shí)現(xiàn)了雷達(dá)的回波和人機(jī)界面的同步顯示，滿足了船用導(dǎo)航雷達(dá)系統(tǒng)的顯示要求，并在工程上驗(yàn)證了該設(shè)計(jì)的有效性。
關(guān)鍵詞 雷達(dá)；FPGA；Camera；顯示控制器；同步顯示

船用導(dǎo)航雷達(dá)是測(cè)定本船位置和預(yù)防沖撞事故不可缺少的系統(tǒng)，其能夠準(zhǔn)確捕獲其他船只、陸地、航線標(biāo)志等物標(biāo)信息，并將其顯示在顯示屏上。船用導(dǎo)航雷達(dá)與軍用雷達(dá)相比成本較低，因此多采用基于嵌入式ARM(Advanced RISC Machines)設(shè)計(jì)的小型化平臺(tái)。小型化平臺(tái)計(jì)算機(jī)軟件實(shí)現(xiàn)回波顯示的方式，對(duì)計(jì)算機(jī)資源的開銷較大，且實(shí)時(shí)的回波顯示對(duì)軟件的處理流程要求也較高，因此實(shí)現(xiàn)回波顯示硬件設(shè)計(jì)成為必要。
通過FPGA(Field Programmable Gate Array)將雷達(dá)回波轉(zhuǎn)化成視頻信號(hào)，送至ARM的Camera接口，以視頻圖像的方式與人機(jī)界面在顯示控制內(nèi)部混合疊加，實(shí)現(xiàn)雷達(dá)的回波和人機(jī)界面的同步顯示，成為解決小型化雷達(dá)終端回波顯示的可行方案。

1 工作原理
船用導(dǎo)航終端顯示設(shè)計(jì)的組成框圖如圖1所示，主要由3部分組成?；夭ㄌ幚硗ǖ烙蒄PGA和外圍電路組成，主要完成雷達(dá)信號(hào)接口匹配、回波采樣、回波峰選處理、掃描坐標(biāo)變換處理、余輝尾跡控制、時(shí)序控制和視頻格式編碼等功能。人機(jī)處理通道由ARM計(jì)算機(jī)組成，由載入的軟件完成二次顯示信息處理、操控窗口控制、工作參數(shù)設(shè)置以及與系統(tǒng)和整機(jī)的通信等。視頻混合模塊由ARM的顯示控制器實(shí)現(xiàn)，在行、場(chǎng)同步控制信號(hào)的控制下，DMA(Direct Memory Access)的方式讀取系統(tǒng)內(nèi)存中顯示數(shù)據(jù)，完成雷達(dá)回波和人機(jī)接口的疊加顯示。

2 顯示設(shè)計(jì)及實(shí)現(xiàn)
船用導(dǎo)航雷達(dá)終端的顯示設(shè)計(jì)主要有回波的實(shí)時(shí)校正、回波近區(qū)覆蓋／遠(yuǎn)區(qū)分裂補(bǔ)償、ITU—R BT601／656視頻編碼、顯示控制器混合疊加等多個(gè)功能模塊的設(shè)計(jì)。
2．1 雷達(dá)回波數(shù)據(jù)的峰選實(shí)時(shí)校正
顯示器半徑的像素?cái)?shù)量一般不等于雷達(dá)觸發(fā)的距離采樣數(shù)量，所以回波的顯示處理均需要峰選。峰選就是將顯示量程內(nèi)的所有回波采樣值按顯示像素分組，在每組內(nèi)選擇最大值作為對(duì)應(yīng)顯示像素的輝度值，每組回波采樣值的數(shù)目為峰選系數(shù)，按照峰選系數(shù)進(jìn)行處理。峰選系數(shù)N由式(1)計(jì)算，N一般取小數(shù)點(diǎn)后兩位

式中，N為峰選系數(shù)；R為顯示量程，單位km；f為峰選始終頻率，單位MHz；M為顯示像素。
軟件根據(jù)顯示模式及量程計(jì)算出峰選系數(shù)后，由端口置入FPGA，F(xiàn)PGA根據(jù)峰選系數(shù)，將對(duì)應(yīng)的峰選校正值存貯在內(nèi)部ROM(Read-Only Memory)中，實(shí)時(shí)讀取校正。
例如，峰選系數(shù)為2．25，在Altera Quartus中仿真的波形如圖2所示。