手機(jī)PCB設(shè)計(jì)的RF布局技巧簡(jiǎn)述

4 進(jìn)行高頻PCB設(shè)計(jì)的技巧和方法如下：
3.4.1 傳輸線(xiàn)拐角要采用45°角，以降低回?fù)p
3.4.2 要采用絕緣常數(shù)值按層次嚴(yán)格受控的高性能絕緣電路板。這種方法有利于對(duì)絕緣材料與鄰近布線(xiàn)之間的電磁場(chǎng)進(jìn)行有效管理。
3.4.3 要完善有關(guān)高精度蝕刻的PCB設(shè)計(jì)規(guī)范。要考慮規(guī)定線(xiàn)寬總誤差為+/-0.0007英寸、對(duì)布線(xiàn)形狀的下切(undercut)和橫斷面進(jìn)行管理并指定布線(xiàn)側(cè)壁電鍍條件。對(duì)布線(xiàn)(導(dǎo)線(xiàn))幾何形狀和涂層表面進(jìn)行總體管理，對(duì)解決與微波頻率相關(guān)的趨膚效應(yīng)問(wèn)題及實(shí)現(xiàn)這些規(guī)范相當(dāng)重要。
3.4.4 突出引線(xiàn)存在抽頭電感，要避免使用有引線(xiàn)的組件。高頻環(huán)境下，最好使用表面安裝組件。
3.4.5 對(duì)信號(hào)過(guò)孔而言，要避免在敏感板上使用過(guò)孔加工(pth)工藝，因?yàn)樵摴に嚂?huì)導(dǎo)致過(guò)孔處產(chǎn)生引線(xiàn)電感。
3.4.6 要提供豐富的接地層。要采用模壓孔將這些接地層連接起來(lái)防止3維電磁場(chǎng)對(duì)電路板的影響。
3.4.7 要選擇非電解鍍鎳或浸鍍金工藝，不要采用HASL法進(jìn)行電鍍。這種電鍍表面能為高頻電流提供更好的趨膚效應(yīng)(圖2)。此外，這種高可焊涂層所需引線(xiàn)較少，有助于減少環(huán)境污染。
3.4.8 阻焊層可防止焊錫膏的流動(dòng)。但是，由于厚度不確定性和絕緣性能的未知性，整個(gè)板表面都覆蓋阻焊材料將會(huì)導(dǎo)致微帶設(shè)計(jì)中的電磁能量的較大變化。一般采用焊壩(solder dam)來(lái)作阻焊層。的電磁場(chǎng)。這種情況下，我們管理著微帶到同軸電纜之間的轉(zhuǎn)換。在同軸電纜中，地線(xiàn)層是環(huán)形交織的，并且間隔均勻。在微帶中，接地層在有源線(xiàn)之下。這就引入了某些邊緣效應(yīng)，需在設(shè)計(jì)時(shí)了解、預(yù)測(cè)并加以考慮。當(dāng)然，這種不匹配也會(huì)導(dǎo)致回?fù)p，必須最大程度減小這種不匹配以避免產(chǎn)生噪音和信號(hào)干擾。

5 電磁兼容性設(shè)計(jì)
電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。電磁兼容性設(shè)計(jì)的目的是使電子設(shè)備既能抑制各種外來(lái)的干擾，使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作，同時(shí)又能減少電子設(shè)備本身對(duì)其它電子設(shè)備的電磁干擾。

3.5.1 選擇合理的導(dǎo)線(xiàn)寬度
由于瞬變電流在印制線(xiàn)條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線(xiàn)的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線(xiàn)的電感量。印制導(dǎo)線(xiàn)的電感量與其長(zhǎng)度成正比，與其寬度成反比，因而短而精的導(dǎo)線(xiàn)對(duì)抑制干擾是有利的。時(shí)鐘引線(xiàn)、行驅(qū)動(dòng)器或總線(xiàn)驅(qū)動(dòng)器的信號(hào)線(xiàn)常常載有大的瞬變電流，印制導(dǎo)線(xiàn)要盡可能地短。對(duì)于分立元件電路，印制導(dǎo)線(xiàn)寬度在1.5mm左右時(shí)，即可完全滿(mǎn)足要求；對(duì)于集成電路，印制導(dǎo)線(xiàn)寬度可在0.2～1.0mm之間選擇。

3.5.2 采用正確的布線(xiàn)策略
采用平等走線(xiàn)可以減少導(dǎo)線(xiàn)電感，但導(dǎo)線(xiàn)之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線(xiàn)結(jié)構(gòu)，具體做法是印制板的一面橫向布線(xiàn)，另一面縱向布線(xiàn)，然后在交叉孔處用金屬化孔相連。

3.5.3 為了抑制印制板導(dǎo)線(xiàn)之間的串?dāng)_，在設(shè)計(jì)布線(xiàn)時(shí)應(yīng)盡量避免長(zhǎng)距離的平等走線(xiàn)，盡可能拉開(kāi)線(xiàn)與線(xiàn)之間的距離，信號(hào)線(xiàn)與地線(xiàn)及電源線(xiàn)盡可能不交叉。在一些對(duì)干擾十分敏感的信號(hào)線(xiàn)之間設(shè)置一根接地的印制線(xiàn)，可以有效地抑制串?dāng)_。

3.5.4 為了避免高頻信號(hào)通過(guò)印制導(dǎo)線(xiàn)時(shí)產(chǎn)生的電磁輻射，在印制電路板布線(xiàn)時(shí)，還應(yīng)注意以下幾點(diǎn)：
（1）盡量減少印制導(dǎo)線(xiàn)的不連續(xù)性，例如導(dǎo)線(xiàn)寬度不要突變，導(dǎo)線(xiàn)的拐角應(yīng)大于90度禁止環(huán)狀走線(xiàn)等。
（2）時(shí)鐘信號(hào)引線(xiàn)最容易產(chǎn)生電磁輻射干擾，走線(xiàn)時(shí)應(yīng)與地線(xiàn)回路相靠近，驅(qū)動(dòng)器應(yīng)緊挨著連接器。
（3）總線(xiàn)驅(qū)動(dòng)器應(yīng)緊挨其欲驅(qū)動(dòng)的總線(xiàn)。對(duì)于那些離開(kāi)印制電路板的引線(xiàn)，驅(qū)動(dòng)器應(yīng)緊緊挨著連接器。
（4）數(shù)據(jù)總線(xiàn)的布線(xiàn)應(yīng)每?jī)筛盘?hào)線(xiàn)之間夾一根信號(hào)地線(xiàn)。最好是緊緊挨著最不重要的地址引線(xiàn)放置地回路，因?yàn)楹笳叱］d有高頻電流。
（5）在印制板布置高速、中速和低速邏輯電路時(shí)，應(yīng)按照?qǐng)D1的方式排列器件。

3.5.5 抑制反射干擾
為了抑制出現(xiàn)在印制線(xiàn)條終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線(xiàn)的長(zhǎng)度和采用慢速電路。必要時(shí)可加終端匹配，即在傳輸線(xiàn)的末端對(duì)地和電源端各加接一個(gè)相同阻值的匹配電阻。根據(jù)經(jīng)驗(yàn)，對(duì)一般速度較快的TTL電路，其印制線(xiàn)條長(zhǎng)于10cm以上時(shí)就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動(dòng)電流及吸收電流的最大值來(lái)決定。

3.5.6 電路板設(shè)計(jì)過(guò)程中采用差分信號(hào)線(xiàn)布線(xiàn)策略
布線(xiàn)非常靠近的差分信號(hào)對(duì)相互之間也會(huì)互相緊密耦合，這種互相之間的耦合會(huì)減小EMI發(fā)射，通常(當(dāng)然也有一些例外)差分信號(hào)也是高速信號(hào)，所以高速設(shè)計(jì)規(guī)則通常也都適用于差分信號(hào)的布線(xiàn)，特別是設(shè)計(jì)傳輸線(xiàn)的信號(hào)線(xiàn)時(shí)更是如此。這就意味著我們必須非常謹(jǐn)慎地設(shè)計(jì)信號(hào)線(xiàn)的布線(xiàn)，以確保信號(hào)線(xiàn)的特征阻抗沿信號(hào)線(xiàn)各處連續(xù)并且保持一個(gè)常數(shù)。在差分線(xiàn)對(duì)的布局布線(xiàn)過(guò)程中，我們希望差分線(xiàn)對(duì)中的兩個(gè)PCB線(xiàn)完全一致。這就意味著，在實(shí)際應(yīng)用中應(yīng)該盡最大的努力來(lái)確保差分線(xiàn)對(duì)中的PCB線(xiàn)具有完全一樣的阻抗并且布線(xiàn)的長(zhǎng)度也完全一致。差分PCB線(xiàn)通常總是成對(duì)布線(xiàn)，而且它們之間的距離沿線(xiàn)對(duì)的方向在任意位置都保持為一個(gè)常數(shù)不變。通常情況下，差分線(xiàn)對(duì)的布局布線(xiàn)總是盡可能地靠近。