基于FPGA的高速實(shí)時(shí)/回放分級(jí)復(fù)接器設(shè)計(jì)

3.3 存儲(chǔ)和調(diào)度算法設(shè)計(jì)

AOS高速實(shí)時(shí) /回放分級(jí)復(fù)接器的設(shè)計(jì)重點(diǎn)在于虛擬信道調(diào)度的算法。高速率、高信道利用率的虛擬信道調(diào)度策略的設(shè)計(jì)是分級(jí)復(fù)接器設(shè)計(jì)的關(guān)鍵技術(shù)之一。調(diào)度策略算法的合理設(shè)計(jì)將保證AOS高速實(shí)時(shí) /回放分級(jí)復(fù)接器能夠高效、有序地完成存儲(chǔ)和復(fù)接傳輸?shù)墓δ苋蝿?wù)。本設(shè)計(jì)的虛擬信道調(diào)度算法框圖如圖 2所示。

在各級(jí)工作狀態(tài)下，首先由信源速率確定各虛擬信道的優(yōu)先級(jí)。然后復(fù)接器根據(jù)各數(shù)據(jù)源緩存區(qū)和存儲(chǔ)單元的存儲(chǔ)空滿狀況確定接入的虛擬信道。

在第一級(jí)復(fù)用狀態(tài)下，被選擇接入的虛擬信道業(yè)務(wù)數(shù)據(jù)單元將以CCSDS AOS的標(biāo)準(zhǔn)幀格式存入存儲(chǔ)單元，存儲(chǔ)單元的寫使能僅在接入有效數(shù)據(jù)幀時(shí)打開，保證只有有效的數(shù)據(jù)幀才能進(jìn)入存儲(chǔ)單元，以節(jié)省存儲(chǔ)空間。進(jìn)入在第二級(jí)復(fù)用狀態(tài)以后，存儲(chǔ)單元中的歷史數(shù)據(jù)與其他路實(shí)時(shí)數(shù)據(jù)一起復(fù)接下行，各路異步數(shù)據(jù)緩存根據(jù)現(xiàn)有存儲(chǔ)狀況向虛擬信道調(diào)度模塊發(fā)出傳輸請(qǐng)求，虛擬信道調(diào)度模塊根據(jù)優(yōu)先級(jí)策略選擇接入的異步信道。如果沒有有效的異步數(shù)據(jù)，則根據(jù)填充機(jī)制發(fā)送填充數(shù)據(jù)。

對(duì)于AOS高速實(shí)時(shí)/回放分級(jí)復(fù)接器而言，傳輸幀主幀頭中的虛擬信道標(biāo)識(shí)、虛擬信道幀計(jì)數(shù)和回放標(biāo)志的設(shè)計(jì)是存儲(chǔ)和虛擬信道調(diào)度的關(guān)鍵標(biāo)識(shí)。虛擬信道標(biāo)識(shí)區(qū)分了接入信道的各路數(shù)據(jù)，回放標(biāo)志區(qū)分了實(shí)時(shí)數(shù)據(jù)和歷史數(shù)據(jù)，而虛擬信道幀計(jì)數(shù)記錄了每一路信道各幀數(shù)據(jù)的先后順序。為了保證地面接收到載荷數(shù)據(jù)以后可以完整、無誤、便捷地還原歷史數(shù)據(jù)，兩級(jí)復(fù)接成幀時(shí)使用了統(tǒng)一的虛擬信道幀計(jì)數(shù)和虛擬信道標(biāo)識(shí)。這樣在發(fā)送端經(jīng)過兩次復(fù)接之后下行的數(shù)據(jù)，在地面接收端只要進(jìn)行一次解幀就可以還原。因此使用這種靈活的設(shè)計(jì)，不必改變現(xiàn)有的地面接收設(shè)備，使AOS高速實(shí)時(shí)/回放分級(jí)復(fù)接器具有很強(qiáng)的可移植性。兩級(jí)復(fù)接后歷史數(shù)據(jù)信道主幀頭的仿真結(jié)果如圖 3所示。

3.4 硬件驗(yàn)證演示系統(tǒng)及測(cè)試結(jié)果

搭建如圖4所示的驗(yàn)證演示系統(tǒng)，對(duì)AOS高速實(shí)時(shí) /回放分級(jí)復(fù)接器的功能進(jìn)行驗(yàn)證。在演示系統(tǒng)的發(fā)送端，圖像數(shù)據(jù)轉(zhuǎn)換為碼流，和科學(xué)實(shí)驗(yàn)數(shù)據(jù)一起作為高速分級(jí)復(fù)接器的信號(hào)源，進(jìn)入復(fù)接器為信號(hào)源準(zhǔn)備的緩存區(qū)中。經(jīng)高速分級(jí)復(fù)接器復(fù)接下行后，成為一路串行輸出。接收端將接收到的串行碼流經(jīng)過幀同步后送到接收與分路處理設(shè)備進(jìn)行虛擬信道分路，并提取各虛擬信道的業(yè)務(wù)數(shù)據(jù)單元，最后送到計(jì)算機(jī)終端，在計(jì)算機(jī)終端可以分別看到恢復(fù)完整的科學(xué)實(shí)驗(yàn)數(shù)據(jù)和圖像數(shù)據(jù)。

測(cè)試結(jié)果表明， AOS高速實(shí)時(shí)/回放分級(jí)復(fù)接器可以較好地進(jìn)行存儲(chǔ)和復(fù)接任務(wù)，各虛擬信道數(shù)據(jù)保持流暢，無丟失現(xiàn)象，串行輸出速率為50Mbps。

4．結(jié)束語

本文介紹了 CCSDS協(xié)議高級(jí)在軌系統(tǒng)的復(fù)用方式和AOS傳輸幀結(jié)構(gòu)，提出了兩級(jí)復(fù)用的構(gòu)想，探討了AOS實(shí)時(shí)/回放分級(jí)復(fù)接器的硬件實(shí)現(xiàn)和技術(shù)方案。由于采用FPGA大規(guī)模邏輯器件，同時(shí)對(duì)AOS協(xié)議進(jìn)行了合理的剪裁，使設(shè)計(jì)體積小、性能靈活且易于移植。本課題的研究將為航天應(yīng)用工程中數(shù)據(jù)處理關(guān)鍵設(shè)備的集成提供思路，對(duì)進(jìn)一步研制輕小靈活、高效適用的星載數(shù)據(jù)管理設(shè)備具有指導(dǎo)意義。

本文作者創(chuàng)新點(diǎn)：第一，提出了兩級(jí)復(fù)用的理念，充分利用全異步復(fù)用靈活及高效的特點(diǎn)，通過對(duì)CCSDS AOS協(xié)議進(jìn)行合理的剪裁，使兩級(jí)復(fù)用相互配合，完成兼顧存儲(chǔ)、復(fù)接和回放的任務(wù)。第二，給出了基于FPGA的AOS實(shí)時(shí)/回放分級(jí)復(fù)接器的完整設(shè)計(jì)方案，設(shè)計(jì)思想靈活，在發(fā)送端經(jīng)過兩次復(fù)接之后下行的數(shù)據(jù)，在地面接收端只要進(jìn)行一次解幀就可以還原，不必改變?cè)械牡孛娼邮赵O(shè)備，具有很強(qiáng)的可移植性。