基于FPGA的星載計(jì)算機(jī)自檢EDAC電路設(shè)計(jì)

SEU造成的RAM單元1比特錯(cuò)誤如果不定時(shí)清除，就會(huì)產(chǎn)生累積，使計(jì)算機(jī)由此處理的結(jié) 果產(chǎn)生出2比特甚至更多比特錯(cuò)誤，這種情況下將無(wú)法采用EDAC功能進(jìn)行數(shù)據(jù)糾錯(cuò)，導(dǎo)致系 統(tǒng)錯(cuò)誤操作甚至任務(wù)失敗。因此定時(shí)對(duì)RAM存儲(chǔ)單元進(jìn)行更新是必要的，但在傳統(tǒng)EDAC電路 設(shè)計(jì)下，對(duì)RAM存儲(chǔ)單元的更新只能由計(jì)算機(jī)的CPU（單片機(jī)）進(jìn)行，其操作流程如下：

（1） 從存儲(chǔ)單元讀出數(shù)據(jù)；

（2） 將讀出數(shù)據(jù)重寫入；

（3） 重復(fù)（1）～（2），直至全部單元更新完。

以航天計(jì)算機(jī)常用的80C32單片機(jī)為例，CPU對(duì)外部存儲(chǔ)單元的讀或?qū)懖僮餍枰?個(gè)指令 周期，讀完再寫入需要4個(gè)指令周期，每個(gè)指令周期包含12個(gè)時(shí)鐘。假設(shè)CPU時(shí)鐘為20MHz， 更新1M個(gè)RAM存儲(chǔ)單元需要的CPU時(shí)間為：4×12×1M 20MHz = 2.4s。

對(duì)于星上非常緊張的CPU資源來(lái)說(shuō)，這是難以接受的，大大增加了星上CPU軟件的設(shè)計(jì)難 度。這種方法的另一個(gè)大的缺點(diǎn)是無(wú)法獲得數(shù)據(jù)錯(cuò)誤信息，因?yàn)镃PU直接讀取的是糾錯(cuò)后的 數(shù)據(jù)，所以無(wú)法對(duì)星上SEU造成RAM單元出錯(cuò)的概率和錯(cuò)誤模式進(jìn)行統(tǒng)計(jì)。

3 基于FPGA的自檢EDAC設(shè)計(jì)

3.1 功能分析

由于FPGA的內(nèi)部大量的邏輯資源，使EDAC電路設(shè)計(jì)可以實(shí)現(xiàn)更加復(fù)雜的功能。在星載計(jì) 算機(jī)中，為了提高效率并節(jié)省CPU資源，一個(gè)理想的EDAC電路設(shè)計(jì)，應(yīng)具有以下三部分功能：

（1）數(shù)據(jù)讀寫功能。在CPU寫操作時(shí)，對(duì)原始數(shù)據(jù)進(jìn)行編碼，生成校驗(yàn)碼，并將原始數(shù) 據(jù)和校驗(yàn)碼存儲(chǔ)；在CPU讀操作時(shí)，從存儲(chǔ)器中取出原始數(shù)據(jù)和校驗(yàn)碼，進(jìn)行計(jì)算，如有錯(cuò) 誤，將錯(cuò)誤糾正后輸出，如無(wú)錯(cuò)誤，直接將原始數(shù)據(jù)輸出。

（2）自檢、自糾錯(cuò)功能。在CPU控制要求下，可自動(dòng)對(duì)所有EDAC保護(hù)的RAM存儲(chǔ)區(qū)進(jìn)行 順序讀取和校驗(yàn)，檢測(cè)出錯(cuò)誤數(shù)據(jù)或校驗(yàn)碼。在自檢狀態(tài)下，如果由CPU配置為自糾錯(cuò)狀態(tài)， 當(dāng)某一RAM單元檢測(cè)出單比特錯(cuò)誤后，自動(dòng)將正確數(shù)據(jù)和校驗(yàn)碼重新寫入該RAM單元。該項(xiàng)功 能的實(shí)施，基本上可保證SEU對(duì)計(jì)算機(jī)RAM區(qū)造成的影響及時(shí)得到修復(fù)。

（3）錯(cuò)誤信息處理功能。在CPU讀操作或者自檢狀態(tài)下，通過(guò)輸出錯(cuò)誤標(biāo)志信號(hào)，對(duì)CPU 產(chǎn)生中斷，對(duì)產(chǎn)生的錯(cuò)誤進(jìn)行相應(yīng)處理。在CPU讀操作或者自檢狀態(tài)下，如果檢測(cè)出錯(cuò)誤， 將出錯(cuò)的地址、原始數(shù)據(jù)和校驗(yàn)碼進(jìn)行暫存，可由CPU讀取，進(jìn)行相應(yīng)處理。

3.2 設(shè)計(jì)與實(shí)現(xiàn)

根據(jù)以上分析，筆者設(shè)計(jì)了如圖2所示的自檢EDAC電路，EDAC的功能主要由FPGA來(lái)實(shí)現(xiàn)。 到目前為止，具有航天等級(jí)的FPGA芯片已經(jīng)具有內(nèi)置的CPU硬核以及高達(dá)2.5Mbit的RAM資源， 因此該設(shè)計(jì)中的CPU和RAM模塊均可以是FPGA內(nèi)部資源，當(dāng)內(nèi)部資源無(wú)法滿足設(shè)計(jì)要求時(shí)，也 可以采用外置CPU芯片或外置RAM芯片。