基于EDA 技術(shù)（FPGA）的自動(dòng)門(mén)控制系統(tǒng)設(shè)計(jì)

MC33033 應(yīng)用到自動(dòng)門(mén)的電機(jī)控制時(shí)，將邏輯運(yùn)算電路得出的停止、正轉(zhuǎn)、反轉(zhuǎn)作為三個(gè)輸入信號(hào)（優(yōu)先級(jí)高低順序是停止、正轉(zhuǎn)、反轉(zhuǎn)，正常情況下三個(gè)信號(hào)中有且僅有一個(gè)有效)。正轉(zhuǎn)和反轉(zhuǎn)信號(hào)經(jīng)過(guò)邏輯門(mén)接入MC33033 的3 端，如果該端為高電平時(shí)，MC33033 將使AT 輸出高電平，同時(shí)CB 端輸出PWM 調(diào)制波形，相應(yīng)控制開(kāi)關(guān)動(dòng)作，從而實(shí)現(xiàn)電機(jī)正轉(zhuǎn)并進(jìn)行速度調(diào)整；反之，MC33033 將使AB 輸出高電平，同時(shí)CT 端輸出PWM 調(diào)制波形，相應(yīng)控制開(kāi)關(guān)動(dòng)作，從而實(shí)現(xiàn)電機(jī)反轉(zhuǎn)并進(jìn)行速度調(diào)整。低電平時(shí)，停止信號(hào)接入到MC33033 的19 端(使能端)，如果它為高電平時(shí)，芯片將停止正常工作，此時(shí)就能實(shí)現(xiàn)電機(jī)的停轉(zhuǎn)。這就是電機(jī)部分如何實(shí)現(xiàn)電機(jī)正轉(zhuǎn)、反轉(zhuǎn)、停止以及正反轉(zhuǎn)分別調(diào)速的原理。

3 基于FPGA 的自動(dòng)門(mén)主控制電路

用 VHDL 進(jìn)行電子系統(tǒng)設(shè)計(jì)的優(yōu)點(diǎn)是從上而下的設(shè)計(jì)方法，設(shè)計(jì)者不用考慮實(shí)際工藝，可以全心在思路設(shè)計(jì)上，這樣更有利于系統(tǒng)的簡(jiǎn)單和實(shí)際應(yīng)用。

3.1 設(shè)計(jì)思路

首先畫(huà)出自動(dòng)門(mén)控制器的狀態(tài)圖。分析自動(dòng)門(mén)的運(yùn)行過(guò)程可知：門(mén)開(kāi)始處于閉合狀態(tài)，有開(kāi)信號(hào)則開(kāi)門(mén)，開(kāi)關(guān)門(mén)過(guò)程中如遇到阻力則暫停一段時(shí)間，然后自動(dòng)繼續(xù)原來(lái)的開(kāi)關(guān)門(mén)動(dòng)作。門(mén)在運(yùn)行過(guò)程中遇到停信號(hào)以及起始位置（門(mén)關(guān)時(shí)）則停，遇到底（門(mén)全開(kāi)時(shí)）位置信號(hào)則暫停一段時(shí)間，然后自動(dòng)執(zhí)行關(guān)門(mén)動(dòng)作。假設(shè)x1、x2、x3 分別表示開(kāi)、關(guān)、?？刂菩盘?hào)；x4 表示門(mén)在運(yùn)行過(guò)程中遇到障礙時(shí)傳感器發(fā)出的信號(hào)；x5 表示門(mén)完全閉合；x6 表示門(mén)完全打開(kāi)。COUT 為控制器內(nèi)部的定計(jì)時(shí)控制信號(hào)(這里假定三個(gè)暫停狀態(tài)的暫停時(shí)間一樣)。

s0 表示電動(dòng)門(mén)處于零位置時(shí)的狀態(tài)，此時(shí)電動(dòng)門(mén)處于關(guān)閉的位置；s1 表示電動(dòng)門(mén)開(kāi)的狀態(tài)、電機(jī)正轉(zhuǎn)的情況；s2 表示電動(dòng)門(mén)關(guān)的狀態(tài)、電機(jī)反轉(zhuǎn)的情況；s3 表示電動(dòng)門(mén)停止時(shí)的狀態(tài)，此時(shí)要求電機(jī)停止轉(zhuǎn)動(dòng)；s4 表示電動(dòng)門(mén)處于底位置時(shí)的狀態(tài)，此時(shí)電動(dòng)門(mén)處于開(kāi)的臨界位置；s5 表示在反轉(zhuǎn)過(guò)程中電動(dòng)門(mén)在遇到障礙時(shí)的暫停狀態(tài)；s6 表示在正轉(zhuǎn)過(guò)程中電動(dòng)門(mén)在遇到障礙時(shí)的暫停狀態(tài)。Z1、Z2、Z3 分別表示控制器發(fā)給電機(jī)控制電路的開(kāi)、關(guān)、?？刂菩盘?hào)。

3.2 自動(dòng)門(mén)控制器的VHDL 語(yǔ)言設(shè)計(jì)

(1) VHDL 的實(shí)體描述：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY door IS

PORT(

Clk,reset: IN STD_LOGIC;--時(shí)鐘和復(fù)位信號(hào)；

X1,x2,x3,x4,x5,x6:OUT STD_LOGIC;--開(kāi)關(guān)量；

Outputs:OUT_LOGIC_VECTOR(1 TO 3);

ten:OUT STD_LOGIC);

END door;

(2) 主控組合進(jìn)程部分程序

PROCESS(current_state,x1,x2,x3,x4,x5,x6)

BEGIN

CASE current_state IS

WHEN so=>comb_output=’001’;

en=’0’;

IF x1=’1’ THEN next_states1;

………………

ELSE next_states0;

………………

END IF;

4 結(jié)束語(yǔ)

本文中介紹的自動(dòng)控制系統(tǒng)采用了先進(jìn)的EDA 技術(shù)，從上而下的設(shè)計(jì)方法，與工藝無(wú)關(guān)的設(shè)計(jì)思路，使設(shè)計(jì)者在設(shè)計(jì)中更多的考慮系統(tǒng)的實(shí)現(xiàn)，更好的簡(jiǎn)化系統(tǒng)，同時(shí)大大縮短了系統(tǒng)的設(shè)計(jì)完成時(shí)間。EDA 技術(shù)將在自動(dòng)控制中應(yīng)用會(huì)越來(lái)越廣泛。