基于FPGA與RS422的MⅢ總線轉(zhuǎn)換板的設(shè)計與實現(xiàn)
加入技術(shù)交流群
3.1 總線轉(zhuǎn)換設(shè)計邏輯
在總線接口控制單元的設(shè)計開發(fā)中，在嚴(yán)格執(zhí)行國軍標(biāo)對地面設(shè)備的研制規(guī)范等要求下，為了保證系統(tǒng)的可靠性，提高系統(tǒng)的可擴(kuò)展性和性能，并盡可能采用成熟的技術(shù)和器件。
基于上述設(shè)計原則，MIII總線接口板的硬件電路應(yīng)采用FPGA器件來實現(xiàn)。采用FPGA實現(xiàn)，FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
設(shè)計從系統(tǒng)的整體出發(fā)，應(yīng)用Ouartus II軟件，并采用結(jié)構(gòu)化描述方式來對設(shè)計對象的功能特性進(jìn)行分析，然后自上而下逐步將問題細(xì)化，再根據(jù)分析的結(jié)果劃分功能模塊，并根據(jù)電路功能出發(fā)使用VerilogHDL語言對各模塊電路進(jìn)行數(shù)據(jù)流描述，然后利用Quartus II軟件進(jìn)行各模塊的功能仿真，再連接各模塊進(jìn)行邏輯綜合及優(yōu)化，最后下載到FPGA芯片。
此模塊采用SP3490芯片進(jìn)行RS422通信協(xié)議轉(zhuǎn)換SP3490是一系列+3.3V低功耗的全雙工收發(fā)器，它們完全滿足RS-485和RS-422串行協(xié)議的要求。這兩個器件與Sipex SP490、SP491的管腳互相兼容，同時兼容通用工業(yè)標(biāo)準(zhǔn)規(guī)范。SP3490和SP3491由Sipex的BiCMOS工藝制造而成，可實現(xiàn)低功耗操作，但性能不受影響。它們符合RS-485和RS-422串行協(xié)議的電氣規(guī)范，數(shù)據(jù)傳輸速率可高達(dá)10Mbps（帶負(fù)載）。圖2所示為RS422轉(zhuǎn)換模塊的電路原理圖。
3.3 總線接口控制單元
總線接口控制單元的主要功能是MIII總線地址和數(shù)據(jù)的收發(fā)、轉(zhuǎn)換、寄存以及接口控制信號和驅(qū)動信號的產(chǎn)生等。SOPC）是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（SOC），即由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設(shè)計方式，可裁減、可擴(kuò)充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。它是用可編程邏輯技術(shù)把整個系統(tǒng)放到一塊硅片上，來用于嵌入式系統(tǒng)的研究和電子信息處理。 SOPC是一種特殊的嵌入式系統(tǒng)，它是片上系統(tǒng)（SOC），即由單個芯片完成整個系統(tǒng)的主要邏輯功能但它不是簡單的SOC,它也是可編程系統(tǒng)，具有靈活的設(shè)計方式，可裁減、可擴(kuò)充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。
（1）Nios II處理器
Nios 處理器具有32位指令集的第二代片上可編程的軟核處理器， 其最大優(yōu)勢和特點是模塊化的硬件結(jié)構(gòu)，以及由此帶來的靈活性和可裁減性。相對于傳統(tǒng)的處理器，Nios Ⅱ系統(tǒng)可以在設(shè)計階段根據(jù)實際的需求來增減外設(shè)的數(shù)量和種類。設(shè)計者可以使用ALTERA 提供的開發(fā)工具SOPC Builder, 在PL D器件上創(chuàng)建軟硬件開發(fā)的基礎(chǔ)平臺，也即用SOPC Builder創(chuàng)建軟核CPU和參數(shù)化的接口總線Avalon。在此基礎(chǔ)上， 可以很快地將硬件系統(tǒng)（包括處理器、存儲器、外設(shè)接口和用戶邏輯電路）與常規(guī)軟件集成在單一可編程芯片中。而且， SOPC Builder還提供了標(biāo)準(zhǔn)的接口方式，以便用戶將自己的外圍電路做成Nios Ⅱ軟核可以添加的外設(shè)模塊。這種設(shè)計方式， 更加方便了各類系統(tǒng)的調(diào)試。采用QuartusII軟件SOPC Builder生成的Nios II處理器單元如圖3所示。
具體工作時，當(dāng)數(shù)據(jù)流向為RS422串口到MIII總線時，NIOSII處理器可將數(shù)據(jù)從RS422串口接收緩沖存儲器中讀出，并輸出至MIII總線發(fā)送緩沖單元中，同時還將數(shù)據(jù)發(fā)送到外部的SRAM中進(jìn)行存儲；而當(dāng)數(shù)據(jù)流向為MIII總線到RS422串口時，其方式其之類似，其不同點是由于MIII總線的傳輸速率遠(yuǎn)大于串口的傳輸速率。
評論