從StratixIII及CycloneIV開發(fā)板談FPGA配置
加入技術(shù)交流群
最近為了給幾個新同學(xué)介紹實(shí)驗(yàn)室所使用的兩個開發(fā)板——StratixIII開發(fā)板和DEII-CycloneIV實(shí)驗(yàn)箱，所以整理了下關(guān)于兩個板子FPGA的配置過程，從中自己也獲益很多。兩款芯片的配置方式算是代表了如今Altera主流的方式吧。
本文引用地址：http://www.ex-cimer.com/article/190103.htm首先介紹下CycloneIV實(shí)驗(yàn)箱。
實(shí)驗(yàn)箱提供了簡單的配置流程，首先簡單介紹下CycloneIV的配置部分電路。
圖中圈起部分及為FPGA配置部分電路圖解，其中重點(diǎn)是其使用的配置芯片為EPCS64，這也是最為常用的配置方式。
首先對FPGA可以通過USB Blaster然后以JTAG模式進(jìn)行下載，如下圖：
圖中有個撥碼開關(guān)，其中有兩個可選端，一個是RUN，一個是PROG，簡單的理解就是運(yùn)行和程序配置。這里我比較認(rèn)同RUN的含義，老師們給我們講的時候都把將程序之間“燒”到FPGA也稱作配置。但我個人覺得，運(yùn)行“這個詞很貼切，就好像我們是把一個文件寫入到FPGA在其中運(yùn)行一樣。這個過程很簡單，每個工程編譯完成后都會生成一個sof文件，將它燒到FPGA里面就行了。
可是這樣的配置每次掉電后都需要重新燒寫，所以這里就需要配置芯片EPCS64來起作用了。我們把程序燒寫到它里面，每次上電后，就自動由它來對FPGA進(jìn)行配置，這樣就不需要我們一次次的上電燒寫了。
下面介紹下EPCS64的燒寫了。手冊中給出了它的AS模式配置：
評論