星載環(huán)境FPGA軟件在軌重加載的一種方法

圖3所示的電路框圖可以分為以下功能模塊：配置數(shù)據(jù)接口單元、配置信號發(fā)生單元、時序狀態(tài)轉(zhuǎn)換、自舉配置單元、FPGA功能單元，其邏輯關(guān)系如圖4所示。

各功能單元的功能和性能描述如下：
(1)配置數(shù)據(jù)接口單元：該單元通過1553B接口從星上控制計算機接收FPGA配置數(shù)據(jù)。
(2)配置信號發(fā)生單元：該單元產(chǎn)生配置FPGA所需的配置數(shù)據(jù)和時序。
(3)狀態(tài)時序轉(zhuǎn)換單元：該單元一方面實現(xiàn)FPGA配置方式的狀態(tài)切換：自舉配置；另一方面將配置信號發(fā)生單元產(chǎn)生的信號轉(zhuǎn)換成FPGA配置接口所需的信號。
(4)自舉配置單元：即PROM，保存預先裝好的FPGA配置數(shù)據(jù)。
(5)FPGA功能單元：即FPGA，接收來自于PROM的配置數(shù)據(jù)或者來自于DSP(經(jīng)過CPLD轉(zhuǎn)換)的配置數(shù)據(jù)。
該系統(tǒng)在實際工作過程中，通過DSP和CPLD的靈活控制，可以實現(xiàn)多種配置模式的切換：
(1)上電過程直接通過PROM對FPGA進行配置加載；
(2)上電過程直接通過DSP片外FLASH對FPGA進行配置加載；
(3)DSP實時接收星上控制計算機傳送的配置數(shù)據(jù)，實現(xiàn)對FPGA的配置加載；
(4)DSP實時接收星上控制計算機傳送的配置數(shù)據(jù)，將其燒寫至PROM；
(5)DSP實時接收星上控制計算機傳送的配置數(shù)據(jù)，將其燒寫至FLASH。

3 軟件設計
3．1 DSP軟件設計實現(xiàn)
系統(tǒng)上電之后，DSP上電后，首先進行狀態(tài)檢測，判斷上電時是PROM串行加載還是FLASH并行加載。然后，星上控制計算機通過1553B接口向DSP傳送FPGA配置數(shù)據(jù)，并發(fā)送配置模式控制命令，DSP根據(jù)接收的命令選擇配置方式，按照配置時序向CPLD的相應寄存器寫配置數(shù)據(jù)以及配置控制信號。

DSP軟件功能框圖如圖5所示，軟件主要完成兩個功能：功能一為完成1553B接口數(shù)據(jù)的傳輸，并存儲到SRAM中，然后根據(jù)1553B接口的控制命令決定進行配置的方式或者轉(zhuǎn)存到FLASH中；功能二為模塊根據(jù)命令和FPGA配置時序產(chǎn)生配置信號，并輸出給CPLD配置寄存器。
整個DSP軟件程序包含以下幾個主要函數(shù)：1553B接口數(shù)據(jù)傳輸和處理函數(shù)、FLASH擦除與裝訂函數(shù)、SelectMap配置函數(shù)和中斷處理函數(shù)。軟件從main函數(shù)入口開始運行，進行相應的初始化設置和配置，并開啟中斷，然后進入無限循環(huán)狀態(tài)，等待外部中斷的到來并進行相應的中斷服務處理。詳細軟件流程圖如圖6所示。