接地問題總結(jié)分析

問：我已看過你們的“產(chǎn)品說明”(data sheets)和“應(yīng)用筆記”(appl ication notes)，也參加過你們的技術(shù)講座，但有關(guān)如何處理ADC中模擬地和數(shù)字地的引腳 我仍有點兒糊涂。產(chǎn)品說明書中通常要求把模擬地和數(shù)字地在器件上連接在一起，但我不 想把ADC接成系統(tǒng)的星形接地點。我應(yīng)該怎么做?

答：首先，對涉及到模擬地和數(shù)字地感到糊涂這件事，你不必感覺那么壞，許 多人都是這樣的!許多迷惑首先來自ADC接地引腳的名稱。模擬地和數(shù)字地的引腳名稱表示內(nèi) 部元件本身的作用，未必意味著外部也應(yīng)該按照內(nèi)部作用去做。讓我們來解釋一下。

一個集成電路內(nèi)部有模擬電路和數(shù)字電路兩部分，例如ADC，為了避免數(shù)字信號耦合到模擬 電路中去，模擬地和數(shù)字地通常分開。圖121所示是一個ADC的簡單示意圖。從芯片上的焊 點到封裝引腳的連線所產(chǎn)生的引線接合電感和電阻，并不是IC設(shè)計者專門加上去的?？焖僮?化的數(shù)字電流在B點產(chǎn)生一個電壓，經(jīng)過雜散電容(C STRAY )必然耦合到模擬電路的A點 。盡 管這是制造芯片 過程中IC設(shè)計者應(yīng)考慮的問題?？墒悄隳軌蚩吹綖榱朔乐惯M一步耦合，模擬地和數(shù)字地的引 腳在外面應(yīng)該用最短的連線接到同一個低阻抗的接地平面上。任何在數(shù)字地引腳附加的外部 阻抗都將在B點上引起較大的數(shù)字噪聲。然后將大的數(shù)字噪聲通過雜散電容耦合到模擬 電路上。可通過一個極簡單的示意圖(圖121)來說明這一點。

問：好，你已告訴我把集成電路的模擬地和數(shù)字地引腳接到同一接地平面，但我 仍然要把模擬和數(shù)字接地平面在系統(tǒng)中分離開來，我要它們僅僅在一點上連起來，但這 個公共點是電源的返回端，并且連到底座接地線上。那么現(xiàn)在我還要做什么?

答：假如你的系統(tǒng)只有一個數(shù)據(jù)轉(zhuǎn)換器，實際上你可以按照產(chǎn)品說明中所說的方 法去做 ，并且把模擬地和數(shù)字地線系統(tǒng)一起連在轉(zhuǎn)換器上。你的系統(tǒng)的星形接地點現(xiàn)在是在數(shù)據(jù)轉(zhuǎn) 換器上。但是這也許是極不希望的，除非在開始時你就用這樣的想法來設(shè)計你的系統(tǒng)。假如 你有幾個數(shù)據(jù)轉(zhuǎn)換器安排在不同的印制線路板上，這個規(guī)則不適用應(yīng)該另想辦法，因為模 擬地 和數(shù)字地系統(tǒng)被連接在許多印制線路板的每個轉(zhuǎn)換器上。對于接地環(huán)路這是最好的建議。

問：我已經(jīng)能想像出來了!假如我必須把模擬地和數(shù)字地引腳在器件上連 在一 起，我仍舊需要分開系統(tǒng)的模擬地和數(shù)字地，我把模擬地和數(shù)字地連起來再接到印制線路板 上的模擬接地平面，或者是數(shù)字接地平面上，但不能兩者都連上，對嗎?因為ADC既是模 擬器件又是數(shù)字器件，那么連到哪一個接地平面更合適呢?

答：對!假如你把模擬地和數(shù)字地引腳都連到數(shù)字接地平面上，那么你的模擬輸 入信號將有數(shù)字噪聲疊加上去，因為模擬輸入信號是單端的且相對于模擬接地平面而言。
問：所以正確的回答是把模擬地和數(shù)字地引腳兩者連起來并接到模擬接地 平面上，對嗎?但這樣會不會把數(shù)字噪聲加到本來很好的接地平面上?另外，因為現(xiàn)在輸出信 號是相對于模擬接地平面，而所有其它邏輯是相對于數(shù)字接地平面，那么輸出邏輯噪聲容限 是否會下降?我打算把ADC輸出接到印制線路板背面三態(tài)數(shù)據(jù)總線上，在那里噪聲會相當大， 所以我認為首先需要能夠得到的所有噪聲容限。

答：好!沒有什么人會說生活是很容易的!你已經(jīng)通過困難的道路得到了正確的 結(jié)論，但你提出的模擬接地平面上的數(shù)字噪聲和在ADC輸出端上減少噪聲容限(noise margin )的問題， 實際上并非像想象的那樣壞，可以把它們克服掉。把幾百毫伏不可靠的信號加到數(shù)字接口明 顯地好 于把同樣不可靠信號加到模擬輸入端。對于10 V輸入的16位ADC，其最低位信號僅僅 為150 μV!在數(shù)字地引腳上的數(shù)字地電流實際上不可能比這更壞，否則它們將使ADC內(nèi)部 的 模擬部分首先失效!假如你在ADC電源引腳到模擬接地平面之間接一種高質(zhì)量高頻陶瓷電容器 (0 1μF)來旁路高頻噪聲，你將把這些電流隔離到集成電路周圍非常小的范圍，并且將其對 系統(tǒng)其余部分的影響減到最低。

雖然數(shù)字噪聲容限會減少，但是如果低于幾百毫伏，對于TTL和CMOS邏輯通常是可以接受 的。假如你的ADC有單端ECL輸出，你就需 要在每一個數(shù)字門上加一個推挽門，即起平衡和補償輸出的作用。把這些門電路封裝塊地線 引 到模擬接地平面，并且用差分方式連接邏輯信號接口。在另一端使用一個差分線路接收器， 將 它的接地端接到數(shù)字接地平面上。模擬接地平面和數(shù)字接地平面之間的噪聲是共模信號，它 們的大 多數(shù)將在差分線路接收器的輸出端被衰減抑制掉。你可以把同樣方法用于TTL和CMOS，但它 們通常有足夠的噪聲容限，所以不需要差分傳輸。

但是你說過的一件事使我大感憂慮。通常把ADC輸出直接連到有噪聲的數(shù)據(jù)總線上，是很 輕率的作法?？偩€噪聲經(jīng)過內(nèi)部寄生電容耦合可能返回ADC模擬輸入端。寄生電容從01到0 5 p F。如果把ADC輸出直接連到靠近ADC的中間緩沖鎖存器就要好得多(見圖122)。緩沖鎖存器 地線接到數(shù)字接地平面上，所以它的輸出邏輯電平和系統(tǒng)其余部分的邏輯電平兼容。