基于FPGA的運(yùn)動(dòng)估計(jì)設(shè)計(jì)

摘要：利用功能強(qiáng)大的FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)，采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計(jì)時(shí)，本文采用了技術(shù)比較成熟的VHDL語言進(jìn)行設(shè)計(jì)，并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知，無論是在功能的實(shí)現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上，本設(shè)計(jì)方案都具有明顯的優(yōu)越性。
關(guān)鍵詞：視頻編碼；FPGA；運(yùn)動(dòng)估計(jì)；三步搜索法；VHDL

人類獲取的信息中70％來自于視覺。視頻信息具有直觀性、確切性和高效性等優(yōu)點(diǎn)，其在多媒體信息中占有重要地位，成為了主導(dǎo)現(xiàn)代生活的主力軍。然而，視頻信息信息量太大，對(duì)信息存儲(chǔ)設(shè)備及通信網(wǎng)絡(luò)均提出了很高要求，嚴(yán)重阻礙了人們對(duì)有效信息的獲取和使用。而解決這個(gè)問題的途徑就是視頻編碼即視頻壓縮。
目前，視頻編碼的主控制芯片主要有3種：ASIC、FPGA和DSP。ASIC和PGA屬于硬件設(shè)計(jì)，DSP屬于軟件設(shè)計(jì)。從功能上說，全定制ASIC(Applieation Speeifie IntegratedCircuit)的功耗低、設(shè)計(jì)密度大并且能夠完成高速設(shè)計(jì)，但同時(shí)其開發(fā)周期很長(zhǎng)，投片成本很高而且不容易對(duì)解決方案進(jìn)行優(yōu)化，應(yīng)用范圍很窄；DSp(Digital Signal Proeessing)可以提供強(qiáng)大的數(shù)字信號(hào)處理能力，其可編程特色可以支持各種標(biāo)準(zhǔn)格式的視頻編解碼算法，但其處理速度低、硬件結(jié)構(gòu)不靈活；FPGA(Field Programmable Gato Airay)兼有了兩者的一些優(yōu)點(diǎn)如可編程、功耗低等，同時(shí)又具有設(shè)計(jì)周期短、開發(fā)成本低、處理速度快、設(shè)計(jì)靈活等特點(diǎn)。

1 運(yùn)動(dòng)估計(jì)原理
運(yùn)動(dòng)估計(jì)主要是針對(duì)幀間預(yù)測(cè)，去除視頻幀在空間域和時(shí)間域的冗余度。塊匹配方法是目前編碼效率較高，普遍采用的一種編碼方法。首先，其要將當(dāng)前幀進(jìn)行劃分。長(zhǎng)期實(shí)踐表明，將當(dāng)前幀劃分為多個(gè)16x16的塊是比較合理的。其次，要根據(jù)劃分出的當(dāng)前塊的具體情況，以及所采用的搜索方法來決定搜索窗口的大小。最后，要在所確定的搜索窗口里面，依據(jù)某種塊匹配準(zhǔn)則找到當(dāng)前塊的匹配塊以及由匹配塊到
當(dāng)前塊的運(yùn)動(dòng)矢量。圖1所示是塊匹配法的原理框圖，其中的箭頭就是由參考幀到當(dāng)前幀的運(yùn)動(dòng)矢量。

目前經(jīng)常采用的塊匹配準(zhǔn)則主要有歸一化互相關(guān)函數(shù)(NCCF)，最小均方差(MSE)以及最小絕對(duì)值(MAD)。其中由于SAD準(zhǔn)則在算法上并不需要做任何的乘法運(yùn)算，可以減少很多的時(shí)間資源和硬件資源，從而使得SAD準(zhǔn)則成為了現(xiàn)在通常使用的匹配準(zhǔn)則。

其中A是參考幀中的搜索窗口區(qū)域，k-1和fk分別是當(dāng)前幀和參考幀中的像素點(diǎn)值，(x0，y0)是塊中的其中一個(gè)點(diǎn)。