<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放

          基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放

          作者: 時(shí)間:2012-07-02 來(lái)源:網(wǎng)絡(luò) 收藏

          2.2.1 基于實(shí)現(xiàn)行方向的卷積
          在行方向的放大比例為3:4,即單元體為3個(gè)輸入像素和4個(gè)輸出像素,如圖3所示。

          本文引用地址:http://www.ex-cimer.com/article/190182.htm

          e.JPG


          輸入的AB空間中均勻分布X1、X2、X3,3個(gè)像素,放大后輸出的這個(gè)空間將輸出y0、y1、y2、y3,4個(gè)像素。這個(gè)單元體的時(shí)序關(guān)系是:當(dāng)輸入X1像素時(shí),輸出Y0像素;當(dāng)輸入X2像素時(shí),輸出Y1像素;當(dāng)輸入X3像素時(shí),輸出Y2和Y3像素。行方向的卷積公式為:
          f.JPG
          基于實(shí)現(xiàn)的源程序如下:
          g.JPG
          h.JPG



          關(guān)鍵詞: FPGA 倍率 圖像

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();