基于FPGA的信號(hào)頻譜分析系統(tǒng)
加入技術(shù)交流群
蝶形運(yùn)算單元是整個(gè)FFT處理單元的重要部分，直接影響整個(gè)FFT單元性能。一個(gè)基2蝶形運(yùn)算要進(jìn)行1次復(fù)乘、2次復(fù)加。為提高運(yùn)算速度采用并行運(yùn)算，采用4個(gè)實(shí)數(shù)乘法器、3個(gè)實(shí)數(shù)加法器和3個(gè)實(shí)數(shù)減法器組成。數(shù)據(jù)格式選擇定點(diǎn)16位二進(jìn)制補(bǔ)碼。設(shè)計(jì)時(shí)必須考慮乘法器速度，將會(huì)直接影響整個(gè)FFT處理單元的運(yùn)算速度，乘法器的兩輸入均為16位，輸出32位。因?yàn)槌朔ㄆ髦袔в行D(zhuǎn)因子項(xiàng)，所以乘法運(yùn)算后不應(yīng)改變輸入的幅值即乘法器的輸出仍為16位，因此要對(duì)輸出數(shù)據(jù)進(jìn)行截取，截取其中16位作為加法器的輸入。一個(gè)蝶形運(yùn)算在一個(gè)時(shí)鐘周期內(nèi)即可完成。FFT運(yùn)算模塊結(jié)構(gòu)如圖6所示。本文引用地址：http://www.ex-cimer.com/article/190196.htm
存儲(chǔ)單元包括2塊乒乓RAM、一塊RAM和一塊ROM，蝶形運(yùn)算的輸入數(shù)據(jù)和輸出數(shù)據(jù)分別存儲(chǔ)在兩個(gè)雙口乒乓RAM中，RAM用來(lái)存儲(chǔ)FFT的模，旋轉(zhuǎn)因子事先計(jì)算好并存儲(chǔ)在ROM中。數(shù)據(jù)存入結(jié)果存儲(chǔ)器前，要將倒序輸出變?yōu)檎蜉敵觥＾D(zhuǎn)換方法是將地址的最高位和最低位交換，次高位與次低位交換，依次類推。
2．4 VGA顯示模塊
VGA顯示模塊的設(shè)計(jì)，完成的功能：(1)在一定的工作頻率下，產(chǎn)生正確的時(shí)序關(guān)系，即工作時(shí)鐘信號(hào)、水平同步信號(hào)(HSyn)、垂直同步信號(hào)(VSyn)、消隱信號(hào)之間的關(guān)系。(2)在正確的時(shí)序控制下讀出幀緩存中的像素?cái)?shù)據(jù)，同時(shí)在當(dāng)前幀顯示完畢時(shí)，向視頻存儲(chǔ)控制器發(fā)信號(hào)，使視頻存儲(chǔ)控制器能夠及時(shí)刷新幀緩存中的像素?cái)?shù)據(jù)，圖7是VGA顯示模塊視圖。
其中CLK是VGA顯示模塊的時(shí)鐘信號(hào)，RST是復(fù)位信號(hào)，F(xiàn)ULL是VGA顯示模塊中幀緩存滿標(biāo)志信號(hào)，當(dāng)幀緩存中數(shù)據(jù)滿時(shí)，VGA顯示模塊將此信號(hào)發(fā)送給視頻存儲(chǔ)控制器，WR為VGA顯示模塊中的幀緩存寫操作信號(hào)，Pixel_data_in為讀入到VGA顯示模塊的幀緩存中的像素?cái)?shù)據(jù)，該數(shù)據(jù)來(lái)自視頻存儲(chǔ)器，而EOF則表明VGA顯示模塊的幀緩存已空，可以重新讀入一幀新的像素?cái)?shù)據(jù)以供顯示。信號(hào)HSyn是由VGA顯示模塊產(chǎn)生的水平同步信號(hào)，發(fā)往顯示器的VGA接口，信號(hào)VSyn是由VGA顯示模塊產(chǎn)生的垂直同步信號(hào)，發(fā)往顯示器的VGA接口。信號(hào)尺是經(jīng)D／A轉(zhuǎn)換器分離的像素?cái)?shù)據(jù)中的紅色基色信號(hào)，發(fā)往顯示器的VGA接口，信號(hào)G是經(jīng)D／A轉(zhuǎn)換器分離的像素?cái)?shù)據(jù)中的綠色基色信號(hào)，發(fā)往顯示器的VGA接口，信號(hào)B
是經(jīng)D／A轉(zhuǎn)換器分離的像素?cái)?shù)據(jù)中的藍(lán)色基色信號(hào)，發(fā)往顯示器的VGA接口。
其中VGA顯示時(shí)序驅(qū)動(dòng)是完成設(shè)計(jì)的關(guān)鍵。在VGA顯示控制過(guò)程中，完成一幀掃描所需要的時(shí)間成為垂直掃描時(shí)間，其倒數(shù)稱為垂直掃描頻率，又稱刷新頻率。圖8是VGA顯示的時(shí)序關(guān)系。
評(píng)論