FPGA/CPLD中常見模塊設(shè)計(jì)精華集錦(一)
一、智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
本文引用地址:http://www.ex-cimer.com/article/190251.htm1 引言
數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學(xué)及電力系統(tǒng)自動化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展,不僅能夠制成頻率較高的單片集成鎖相環(huán)路,而且可以把整個(gè)系統(tǒng)集成到一個(gè)芯片上去。在基于FPGA的通信電路中,可以把全數(shù)字鎖相環(huán)路作為一個(gè)功能模塊嵌入FPGA中,構(gòu)成片內(nèi)鎖相環(huán)。
鎖相環(huán)是一個(gè)相位誤差控制系統(tǒng)。它比較輸入信號和振蕩器輸出信號之間的相位差,從而產(chǎn)生誤差控制信號來調(diào)整振蕩器的頻率,以達(dá)到與輸入信號同頻同相。所謂全數(shù)字鎖相環(huán)路(DPLL)就是環(huán)路部件全部數(shù)字化,采用數(shù)字鑒相器(DPD)、數(shù)字環(huán)路濾波器(DLF)、數(shù)控振蕩器(DCO)構(gòu)成的鎖相環(huán)路,其組成框圖見圖1示。
當(dāng)鎖相環(huán)中的鑒相器與數(shù)控振蕩器選定后,鎖相環(huán)的性能很大程度依賴于數(shù)字環(huán)路濾波器的參數(shù)設(shè)置。
2 K計(jì)數(shù)器的參數(shù)設(shè)置
74297中的環(huán)路濾波器采用了K計(jì)數(shù)器。其功能就是對相位誤差序列計(jì)數(shù)即濾波,并輸出相應(yīng)的進(jìn)位脈沖或是借位脈沖,來調(diào)整I/D數(shù)控振蕩器輸出信號的相位(或頻率),從而實(shí)現(xiàn)相位控制和鎖定。
K計(jì)數(shù)器中K值的選取需要由四根控制線來進(jìn)行控制,模值是2的N次冪。在鎖相環(huán)路同步的狀態(tài)下,鑒相器既沒有超前脈沖也沒有滯后脈沖輸出,所以K計(jì)數(shù)器通常是沒有輸出的;這就大大減少了由噪聲引起的對鎖相環(huán)路的誤控作用。也就是說,K計(jì)數(shù)器作為濾波器,有效地濾除了噪聲對環(huán)路的干擾作用。
顯然,設(shè)計(jì)中適當(dāng)選取K值是很重要的。K值取得大,對抑止噪聲有利(因?yàn)镵值大,計(jì)數(shù)器對少量的噪聲干擾不可能計(jì)滿,所以不會有進(jìn)位或借位脈沖輸出),但這樣捕捉帶變小,而且加大了環(huán)路進(jìn)入鎖定狀態(tài)的時(shí)間。反之,K值取得小,可以加速環(huán)路的入鎖,但K計(jì)數(shù)器會頻繁地產(chǎn)生進(jìn)位或借位脈沖,從而導(dǎo)致了相位抖動,相應(yīng)地對噪聲的抑制能力也隨之降低。
為了平衡鎖定時(shí)間與相位抖動之間的矛盾,理想的情況是當(dāng)數(shù)字鎖相環(huán)處于失步狀態(tài)時(shí),降低K計(jì)數(shù)器的設(shè)置,反之加大其設(shè)置。實(shí)現(xiàn)的前提是檢測鎖相環(huán)的工作狀態(tài)。
3 工作狀態(tài)檢測電路
圖2為鎖相環(huán)狀態(tài)檢測電路,由觸發(fā)器與單穩(wěn)態(tài)振蕩器構(gòu)成,fin為輸入的參考時(shí)鐘,fout為鎖相環(huán)振蕩器輸出的時(shí)鐘移相900。fout對fin的抽樣送入單穩(wěn)態(tài)振蕩器。
在鎖定狀態(tài)如圖3,fout與fin具有穩(wěn)定的相位關(guān)系, fout對fin抽樣應(yīng)全部為0或1,這樣不會激發(fā)振蕩器振蕩,從而lock將輸出低電平;而失鎖狀態(tài)時(shí)如圖4,fout與fin出現(xiàn)相位之間的滑動,抽樣時(shí)就不會出現(xiàn)長時(shí)間的0或1,單穩(wěn)態(tài)振蕩器振蕩,使lock輸出高電平。鎖相環(huán)的鎖定狀態(tài)保持時(shí)間的認(rèn)定,可以通過設(shè)置振蕩器的性能。在FPGA設(shè)計(jì)中,要采用片外元件來進(jìn)行單穩(wěn)定時(shí),是很麻煩的,而且也不利于集成和代碼移植。單穩(wěn)態(tài)振蕩器的實(shí)現(xiàn)也可以在FPGA內(nèi)實(shí)現(xiàn),利用計(jì)數(shù)器的方法可以設(shè)計(jì)全數(shù)字化的上升、下降沿雙向觸發(fā)的可重觸發(fā)單穩(wěn)態(tài)振蕩器。
4 智能鎖相環(huán)的設(shè)計(jì)
智能全數(shù)字鎖相環(huán)的設(shè)計(jì)如圖5所示。鎖相環(huán)與CPU接口電路,由寄存器來完成。對于CPU寄存器內(nèi)容分為兩部分:鎖相環(huán)的工作狀態(tài)(只讀),k計(jì)數(shù)器的參數(shù)值(讀/寫)。CPU可以通過外部總線讀寫寄存器的內(nèi)容。
圖5 智能全數(shù)字鎖相環(huán)框圖
CPU根據(jù)鎖相環(huán)狀態(tài)就可以對鎖相環(huán)K計(jì)數(shù)器進(jìn)行最優(yōu)設(shè)置。實(shí)際測試時(shí)設(shè)置K初始值為23,此時(shí)鎖相環(huán)的捕捉帶較大,在很短時(shí)間內(nèi)就可以達(dá)到鎖定狀態(tài),lock變?yōu)榈碗娖?。CPU檢測到此信號后自動將K值加1,如lock仍然為低電平,CPU會繼續(xù)增加K 值;直到鎖相環(huán)失鎖,記住其最佳設(shè)置值。設(shè)置K為初始值,鎖定后,設(shè)置到最佳值,這樣鎖相會快速進(jìn)入最佳的鎖定狀態(tài)。
關(guān)于CPU的選擇有三種方案:①FPGA片內(nèi)實(shí)現(xiàn)CPU。片上系統(tǒng)的發(fā)展使其成為可能。②與片外系統(tǒng)共用CPU。DPLL大多用于通信系統(tǒng)中,而大部分通信系統(tǒng)都有嵌入式CPU。③單獨(dú)采用一個(gè)廉價(jià)單片機(jī)(如89C51),不僅可用于智能鎖相環(huán)的控制,還可控制外部RAM實(shí)現(xiàn)FPGA的初始裝載,一機(jī)多用,經(jīng)濟(jì)實(shí)惠??梢砸暰唧w情況而定。
5 結(jié)論
智能全數(shù)字鎖相環(huán),在單片F(xiàn)PGA中就可以實(shí)現(xiàn),借助鎖相環(huán)狀態(tài)監(jiān)測電路,通過CPU可以縮短鎖相環(huán)鎖定時(shí)間,并逐漸改進(jìn)其輸出頻率的抖動特性。解決了鎖定時(shí)間與相位抖動之間的矛盾,對信息的傳輸質(zhì)量都有很大的提高。此鎖相環(huán)已用于我校研發(fā)的數(shù)字通信產(chǎn)品中。
二、使用PLD內(nèi)部鎖相環(huán)解決系統(tǒng)設(shè)計(jì)難題
微電子技術(shù)的發(fā)展趨勢是片上系統(tǒng)(SoC),也就是在一塊芯片上實(shí)現(xiàn)整個(gè)系統(tǒng),包括模擬部分和數(shù)字部分。作為IC產(chǎn)業(yè)中重要的一個(gè)分支,可編程邏輯器件(PLD)也在努力向這個(gè)方向發(fā)展。無論是Xilinx還是Altera,它們最新的PLD產(chǎn)品中都集成了諸如PCI接口、乘法器、MCU核以及DSP核等部件,有的甚至集成了完整的微處理器。例如,Xlinux的Vietex2-Pro系列就是集成了PowerPC微處理器。
鎖相環(huán)技術(shù)是模擬集成電路設(shè)計(jì)中一個(gè)重要的研究方向。但是,現(xiàn)在中高檔的可編程邏輯器件一般都集成有片內(nèi)的鎖相環(huán)(如Xilinx的Spartan2系列,Altera的Cyclone系列)。鎖相環(huán)一端連接外部全局時(shí)鐘或者全局控制信號,另一端連接可編程邏輯器件內(nèi)部專門的布線網(wǎng)絡(luò),可以最大程度地減少全局時(shí)鐘信號到片內(nèi)各個(gè)部分的布線延遲,有效地消除了時(shí)鐘偏移而帶一的各種問題。同時(shí),鎖相環(huán)一般都提供了倍頻、分頻、相移三個(gè)功能。
1 應(yīng)用背景介紹
本文用FPGA實(shí)現(xiàn)FIFO,連接PCI與TI的TMS320C6204的擴(kuò)展總線,與DSP傳輸數(shù)據(jù)的時(shí)鐘達(dá)到100MHz。由于DSP的接口對于時(shí)鐘和信號的要求很苛刻,所以下面具體分析核心的DSP的XBUS時(shí)序。
DSP的擴(kuò)展總線(XBUS)是一個(gè)32位寬的總線,支持與異步外設(shè)、異步/同步FIFO、PCI橋以及外部主控處理器等的接口。它同時(shí)提供一個(gè)靈活的總線仲裁機(jī)制,可以內(nèi)部進(jìn)行仲裁,也可以由外部邏輯完成。
本文中使用XBUS的同步FIFO接口。如果是要讀取FIFO,首先FIFO要通過中斷信號XINT0來通知XBUS數(shù)據(jù)已經(jīng)準(zhǔn)備好,然后XBUS響應(yīng)XCE0、XRE、XOE有效,就開始讀?。疲桑疲现械臄?shù)據(jù),讀FIFO的時(shí)序如圖1所示;如果是要寫FIFO,FIFO通過XINT1申請XBUS,然后XBUS響應(yīng)XCE1、XWE有效,開始一個(gè)寫FIFO的DMA傳輸過程,寫FIFO的時(shí)序如圖2所示。
通過分析XBUS讀寫FIFO的時(shí)序關(guān)系可以看出,在FIFO實(shí)現(xiàn)的過程中需要注意以下幾個(gè)地方:
?、賆BUS工作時(shí)鐘是100MHz,對于大部分的FPGA來說是一個(gè)比較高的頻率。而且,由于讀出的數(shù)據(jù)要求一定的建立時(shí)間(setup time)和保持時(shí)間(hold time),這就對內(nèi)部邏輯的設(shè)計(jì)提出了較高的要求。
?、谧xFIFO時(shí),必須在使能信號有效之后的第二個(gè)時(shí)鐘周期就把數(shù)據(jù)輸出。對于FIFO內(nèi)部的雙端口RAM來說,這個(gè)實(shí)現(xiàn)起來不一定能滿足要求(有很多RAM是在使能信號只有的3~5個(gè)時(shí)鐘周期才輸出數(shù)據(jù)的)。這樣,通用FIFO中就要考慮產(chǎn)生預(yù)讀邏輯來產(chǎn)生數(shù)據(jù),以滿足XBUS嚴(yán)格的時(shí)序要求。
?、踃BUS的使能信號XCE0/XCE1/XRE/XOE/XWE的變化時(shí)間范圍是在時(shí)鐘有效之后的1~7ns,考慮到FPGA內(nèi)部的組合邏輯延時(shí)和布線延時(shí),這樣對有效信號的鎖定可能是不穩(wěn)定的。這就為邏輯設(shè)計(jì)帶來了很大的難度。
2 鎖相環(huán)的相移功能
系統(tǒng)時(shí)鐘是100MHz,為了獲得更好的布線效果和系統(tǒng)性能,時(shí)鐘信號必須經(jīng)過鎖相環(huán)到達(dá)全局時(shí)鐘布線網(wǎng)絡(luò)。同時(shí),鎖相環(huán)還可以提供多個(gè)時(shí)鐘相移的信號,同樣可以連接到全局布線網(wǎng)絡(luò)來驅(qū)動片的時(shí)鐘信號。以Xilinx公司的SPARTAN2系列芯片為例(Altera的Cyclone或者更高級別的系列也提供了類似的鎖相環(huán)),使用片內(nèi)鎖相環(huán)進(jìn)行時(shí)鐘相移。
相移以后的時(shí)鐘對于系統(tǒng)設(shè)計(jì)有很大的用處。本文利用了相移以后的時(shí)鐘解決了系統(tǒng)設(shè)計(jì)中的兩個(gè)難點(diǎn),取得了令人滿意的效果:
?、儆肞LL解決使能信號漂移的難題;
?、谑褂肞LL滿足TI的TMS320C62XX系列DSP中XBUS的建立、保持時(shí)間要求。
3 使用PLL解決使能信號漂移的難題
由于DSP的XBUS響應(yīng)FIFO的中斷XINT0時(shí),需要回復(fù)XRF、XCE0、XOE三個(gè)信號。只有三個(gè)同時(shí)有效時(shí),才可以讀FIFO,所以讀使能信號RDEN=not(XCE0 or XRE or XOE);XBUS回復(fù)FIFO中斷信號XINT1時(shí),需要回復(fù)XWE和XCE1兩個(gè)信號。只有兩個(gè)信號時(shí)有效才可以寫FIFO,所以WREN=not(XCE1 or XWE)。
RDEN或者WREN都是由FPGA內(nèi)部組合邏輯產(chǎn)生的,在FPGA內(nèi)部組合邏輯的物理延時(shí)(tc)為3~5ns??紤]到XBUS的使能信號本身相對于時(shí)鐘上升沿(td)就有1~7ns,所以使能信號有效相對時(shí)鐘上升沿來說可能的變化范圍為4~12ns,如圖4所示。
系統(tǒng)經(jīng)過鎖相環(huán)的相移,驅(qū)動FPGA內(nèi)部邏輯的時(shí)鐘。相對于XCLK來說,如果XBUS的回應(yīng)信號的延時(shí)為1ns(圖4中實(shí)線所示部分),則RDEN經(jīng)過組合邏輯延遲,變?yōu)楦哂行У臅r(shí)候,可以在時(shí)鐘的第一個(gè)上升沿采樣到(圖4中實(shí)線所示);如果XBUS的回應(yīng)信號延時(shí)為7ns,則RDEN經(jīng)過組合邏輯延遲以后,只能在第二個(gè)時(shí)鐘的上升延才能采樣到高有效信號。
顯而易見,XBUS信號延遲的變化范圍太大,造成了系統(tǒng)設(shè)計(jì)的不穩(wěn)定性。要解決這個(gè)問題,通過邏輯優(yōu)化是沒有辦法來進(jìn)行的。因?yàn)楫a(chǎn)生使能信號的那一級組合邏輯本身的延遲是無法改變的。
本文靈活地運(yùn)用了FPGA內(nèi)部鎖相環(huán)的移相功能,巧妙地解決了信號XCLK_Shift相對于XCLK的相移問題。而且,經(jīng)過這個(gè)相移以后的時(shí)鐘信號,無論XBUS使能信號怎么在1~7ns內(nèi)發(fā)生變化,都可以保證在XCLK_Shift的第二個(gè)時(shí)鐘周期采樣到高有效信號。這樣就確定了穩(wěn)定的邏輯關(guān)系,為可靠穩(wěn)定的設(shè)計(jì)奠定了基礎(chǔ)。
4 使用PLL滿足XBUS的建立、保持時(shí)間要求
如圖1中所示,F(xiàn)IFO中數(shù)據(jù)輸出時(shí)需要滿足一定的建立和保持時(shí)間(圖1中為時(shí)間5和時(shí)間6)。但是,時(shí)鐘信號XCLK輸入FPGA的時(shí)候需要首先經(jīng)過IOB(輸入輸出模塊),然后才能連接到鎖相環(huán)部分進(jìn)入全局時(shí)鐘網(wǎng)絡(luò)。采用同步輸出的時(shí)候,輸出數(shù)據(jù)也要經(jīng)過IOB才可以輸出。IOB本身的延時(shí)就很容易導(dǎo)致無法確保正確的建立和保持時(shí)間,滿足不了XBUS的要求,如圖5所示。
為了解決這個(gè)問題,同樣可以采用鎖相環(huán)進(jìn)行時(shí)鐘相位偏移來彌補(bǔ)通過IOB引起的時(shí)鐘相位偏移。這樣,數(shù)據(jù)端的輸出只要相對于經(jīng)過偏移的時(shí)鐘信號滿足建立保持時(shí)間,那么,就可以滿足原始時(shí)鐘信號的要求(如圖5中虛線所示)。
5 結(jié)論
通過合理的使用FPGA內(nèi)部的鎖相環(huán),本文在不改動原有邏輯設(shè)計(jì)和代碼的情況下,巧妙地解決了高速DSP擴(kuò)展總線XBUS與FIFO的接口問題。為系統(tǒng)和邏輯設(shè)計(jì)解決了可能遇到的幾個(gè)難點(diǎn),為進(jìn)一步的研究和開發(fā)提供了一種解決問題的新方法和思路。
基于FPGA的高頻時(shí)鐘的分頻和分配設(shè)計(jì)#e#
三、基于FPGA的高頻時(shí)鐘的分頻和分配設(shè)計(jì)
?。?引言
隨著應(yīng)用系統(tǒng)向高速度、低功耗和低電壓方向的發(fā)展,對電路設(shè)計(jì)的要求越來越高?傳統(tǒng)集成電路設(shè)計(jì)技術(shù)已無法滿足性能日益提高的整機(jī)系統(tǒng)的要求。同時(shí),由于IC設(shè)計(jì)與工藝技術(shù)水平的提高,集成電路規(guī)模越來越大,復(fù)雜程度越來越高。目前已經(jīng)可以將整個(gè)系統(tǒng)集成在一個(gè)芯片上,即片上系統(tǒng)(System on a Chip?縮寫為SOC),這種芯片以具有系統(tǒng)級性能的復(fù)雜可編程邏輯器件(CPLD)和現(xiàn)場可編程門陣列(FPGA)為主要代表。與主要實(shí)現(xiàn)組合邏輯功能的CPLD相比,FPGA主要用于實(shí)現(xiàn)時(shí)序邏輯功能。對于ASIC設(shè)計(jì)來說,采用FPGA在實(shí)現(xiàn)小型化、集成化和高可靠性系統(tǒng)的同時(shí),還可以減少風(fēng)險(xiǎn)、降低成本、縮短開發(fā)周期。
?。病∠到y(tǒng)硬件組成
本文介紹的時(shí)鐘板主要由于為PET(正電子發(fā)射斷層掃描儀)的前端電子學(xué)模塊提供32路系統(tǒng)時(shí)鐘(62.5MHz)和32路同步時(shí)鐘(4MHz)。時(shí)鐘信號之間的偏差要求在2ns之內(nèi)。為了消除各路時(shí)鐘信號之間的偏差,文中介紹利用FPGA來實(shí)現(xiàn)主時(shí)鐘的分頻、零延時(shí)輸出和分配,同時(shí)利用LVDS技術(shù)實(shí)現(xiàn)多路時(shí)鐘的傳輸?shù)膶?shí)現(xiàn)方法。圖1所示是其硬件設(shè)計(jì)示意圖。
由圖1可知,該時(shí)鐘電路的具體工作原理是:首先由精密晶體振蕩器產(chǎn)生62.5MHz的時(shí)鐘信號,然后經(jīng)時(shí)鐘驅(qū)動芯片CY2305輸入FPGA芯片的時(shí)鐘引腳GCLK以作為時(shí)鐘源。該時(shí)鐘在FPGA芯片內(nèi)部經(jīng)DLL(延遲鎖定環(huán))模塊分別生成62.5MHz的系統(tǒng)時(shí)鐘和4MHz的同步時(shí)鐘?LVTTL電平信號?,然后由內(nèi)部的IOB(輸入輸出功能模塊)分配到64個(gè)輸出引腳(32路62.5MHz系統(tǒng)時(shí)鐘和32路4MHz同步時(shí)鐘),這64路LVTTL電平信號兩兩進(jìn)入32塊LVDS(兩路)驅(qū)動轉(zhuǎn)換芯片后,即可轉(zhuǎn)換為LVDS信號并通過差分雙絞線傳輸給前端電子學(xué)模塊的32塊數(shù)字電路板。
?。玻?FPGA的結(jié)構(gòu)
單元型FPGA主要由三部分組成:可配置邏輯模塊CLB(Configurable Logic Block),輸入、輸出模塊I/OB和可編程連線PI(Programmable Interconnect)。對于不同規(guī)格的芯片,可分別包含8×8、20×20、44×44甚至92×92個(gè)CLB陣列,同時(shí)配有64、160、352、甚至448個(gè)I/OB以及為實(shí)現(xiàn)可編程連線所必需的其它部件。圖2所示是本設(shè)計(jì)中使用的XC2S30芯片的內(nèi)部結(jié)構(gòu)。
?。玻?Xinlinx公司的SpartanII系列FPGA
?。兀椋睿欤椋睿灸壳吧a(chǎn)的FPGA有兩類代表性產(chǎn)品?一類是XC40003/Spartan系列?另一類是Vir-tex/SpartanII系列。這兩類產(chǎn)品除具有FPGA的三種基本資源(可編程I/O、可編程邏輯功能模塊CLB和可編程布線等)外?還具有片內(nèi)RAM資源。但兩種產(chǎn)品也有所不同。其中XC4000E可以用于實(shí)現(xiàn)片內(nèi)分布RAM,同時(shí)專門為實(shí)現(xiàn)可編程片上系統(tǒng)開發(fā)的Virtex系列,其片內(nèi)分布RAM和塊RAM都可以實(shí)現(xiàn),并可實(shí)現(xiàn)片上系統(tǒng)所要求的其他性能,如時(shí)鐘分配和多種電平接口等特性。SpartanII系列與Virtex系列產(chǎn)品相比,除了塊RAM數(shù)量少于Virtex系列產(chǎn)品外,其余有關(guān)性能(如典型門范圍、線寬、金屬層、芯內(nèi)電壓、芯片輸入輸出引腳電壓、系統(tǒng)頻率和所含DLL個(gè)數(shù)等)都基本相同,它的一個(gè)突出優(yōu)點(diǎn)(也是本設(shè)計(jì)選用該系列芯片的主要原因)是:該系列產(chǎn)品是專門為取代掩膜門陣列的低價(jià)位FPGA,在達(dá)到門陣列數(shù)量時(shí),其價(jià)格可與門陣列相比。因此,本文介紹的時(shí)鐘電路的設(shè)計(jì)選用SpartanII系列FP-GA中的XC2S30-5PQ208芯片來實(shí)現(xiàn)。
?。场∮茫疲校牵翆?shí)現(xiàn)時(shí)鐘分頻和分配
如圖2所示?SpartanII系列芯片內(nèi)部含有四個(gè)全數(shù)字延時(shí)鎖定環(huán)(DLL),每一個(gè)DLL可驅(qū)動兩個(gè)全局時(shí)鐘分布網(wǎng)絡(luò)。通過控制DLL輸出時(shí)鐘的一個(gè)采樣?可以補(bǔ)償由于布線網(wǎng)絡(luò)帶來的時(shí)鐘延時(shí),從而有效消除從外部輸入端口到器件內(nèi)部各個(gè)時(shí)鐘負(fù)載的延時(shí)。DLL除提供對用戶輸入時(shí)鐘的零延時(shí)之外,還具有時(shí)鐘倍頻和分頻功能。它可以對時(shí)鐘源進(jìn)行兩倍頻和1.5、2、3、4、5、8或16分頻。本設(shè)計(jì)就是利用DLL的零延時(shí)和分頻功能來實(shí)現(xiàn)對62.5MHz時(shí)鐘的輸出和16分頻后4MHz(約)時(shí)鐘的輸出。
3.1 數(shù)字延時(shí)鎖定環(huán)(DLL)的結(jié)構(gòu)原理
圖3是一個(gè)DLL的內(nèi)部原理框圖,它由各類時(shí)鐘延時(shí)線和控制邏輯組成。延時(shí)線主要用于對時(shí)鐘輸入端CLKIN產(chǎn)生一個(gè)延時(shí)。通過器件內(nèi)部的時(shí)鐘分布網(wǎng)絡(luò)可將該輸入時(shí)鐘分配給所有的內(nèi)部寄存器和時(shí)鐘反饋端CLKFB??刂七壿媱t主要用于采樣輸入時(shí)鐘和反饋時(shí)鐘以調(diào)整延時(shí)線。這里所說的延時(shí)線由壓控延時(shí)或衰減延時(shí)組件構(gòu)成,SpartanII系列芯片選用了后者。DLL可在輸入時(shí)鐘和反饋時(shí)鐘之間不停地插入延時(shí),直到兩個(gè)時(shí)鐘的上升沿同步為止。當(dāng)兩時(shí)鐘同步時(shí),DLL鎖定。在DLL鎖定后,只要輸入時(shí)鐘沒有變化,兩時(shí)鐘就不會出現(xiàn)可識別偏差。因此,DLL輸出時(shí)鐘就補(bǔ)償了時(shí)鐘分布網(wǎng)絡(luò)帶來的輸入時(shí)鐘延時(shí),從而消除了源時(shí)鐘和負(fù)載之間的延時(shí)。
?。常?DLL功能的實(shí)現(xiàn)
?。樱穑幔颍簦幔睿桑上盗行酒瑑?nèi)含專門實(shí)現(xiàn)DLL功能的宏單元模塊BUFGDLL,其結(jié)構(gòu)簡圖如圖4所示。該模塊由IBUFG、CLKDLL和BUFG三個(gè)庫元件組成?其原理框圖如圖5所示。圖5中,CLKDLL庫元件用于實(shí)現(xiàn)DLL的主要功能?包括完成時(shí)鐘的零延時(shí)輸出、時(shí)鐘的倍頻以及分頻和鏡像操作。而IBUFG和BUFG則分別實(shí)現(xiàn)外部時(shí)鐘的輸入以及將輸出時(shí)鐘分配到芯片引腳。本設(shè)計(jì)的時(shí)鐘分頻就是將62.5MHz的時(shí)鐘由IBUFG輸入?經(jīng)CLKDLL分頻后再由CLKDV端傳給BUFG?然后經(jīng)片內(nèi)IOBUF分配到芯片的普通I/O輸出引腳。
fpga相關(guān)文章:fpga是什么
塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理 鑒相器相關(guān)文章:鑒相器原理 脈沖點(diǎn)火器相關(guān)文章:脈沖點(diǎn)火器原理 雙絞線傳輸器相關(guān)文章:雙絞線傳輸器原理 三相異步電動機(jī)相關(guān)文章:三相異步電動機(jī)原理 鎖相環(huán)相關(guān)文章:鎖相環(huán)原理 三維掃描儀相關(guān)文章:三維掃描儀原理
評論