<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 集成UART核心的FPGA異步串行實(shí)現(xiàn)

          集成UART核心的FPGA異步串行實(shí)現(xiàn)

          作者: 時(shí)間:2012-06-07 來(lái)源:網(wǎng)絡(luò) 收藏

          串行外設(shè)都會(huì)用到RS232-C異步串行接口,傳統(tǒng)上采用專用的電路即實(shí)現(xiàn),如TI、EXAR、EPIC的550、452等系列,但是我們一般不需要使用完整的的功能,而且對(duì)于多串口的設(shè)備或需要加密通訊的場(chǎng)合使用也不是最合適的。如果設(shè)計(jì)上用到了/CPLD器件,那么就可以將所需要的UART功能內(nèi)部,本人最近在用XILINX的XCS30做一個(gè)設(shè)計(jì)的時(shí)候,就使用VHDL將UADT的功能了,從而使整個(gè)設(shè)計(jì)更加緊湊,更小巧、穩(wěn)定、可靠,下面就談?wù)勗O(shè)計(jì)方法。

          本文引用地址:http://www.ex-cimer.com/article/190284.htm

            分析UART的結(jié)構(gòu),可以看出UART主要由數(shù)據(jù)總線接口、控制邏輯和狀態(tài)接口、波特率發(fā)生器、發(fā)送和接受等部分組成,各部分間關(guān)系如圖一。

            用FPGA器件實(shí)現(xiàn)UART核心功能的一種方法

            了解了UART的各部分組成結(jié)構(gòu)后,下面對(duì)各部分的功能進(jìn)行詳細(xì)的分析。我們假定所要設(shè)計(jì)的UART為:數(shù)據(jù)位為7位、8位可選,波特率可選,效驗(yàn)方式為奇、偶、無(wú)等效驗(yàn)方式,下面的分析都是在這個(gè)假定的基礎(chǔ)上進(jìn)行。

            一、波特率發(fā)生部分

            從圖一可以看出,UART的接收和發(fā)送是按照相同的波特率進(jìn)行收發(fā)的(當(dāng)然也可以實(shí)現(xiàn)成對(duì)的不同波特率進(jìn)行收發(fā)),波特率是可以通過(guò)CPU的總線接口設(shè)置的。UART收發(fā)的每一個(gè)數(shù)據(jù)寬度都是波特率發(fā)生器輸出的時(shí)鐘周期的16倍,即假定當(dāng)前按照9600bps進(jìn)行收發(fā),那么波特率發(fā)生器輸出的時(shí)鐘頻率應(yīng)為9600*16Hz,當(dāng)然這也是可以改變的,我們只是按照UART的方法進(jìn)行設(shè)計(jì)。

            我們假定提供的時(shí)鐘為1.8432MHz,那么可以很簡(jiǎn)單地用CPU寫(xiě)入不同的數(shù)值到波特率保持寄存器,然后用計(jì)數(shù)器的方式生成所需要的各種波特率,這個(gè)值的計(jì)算原則就是1843200/(16*所期望的波特率),如果希望輸出9600Hz的波特率,那么這個(gè)值就是1843200/(16*9600)=12(0CH)。

            二、 發(fā)送部分

            這里應(yīng)重點(diǎn)分析幾個(gè)問(wèn)題:首先是何時(shí)CPU可以往發(fā)送保持寄存器(THR)寫(xiě)人數(shù)據(jù)?也就是說(shuō)CPU要寫(xiě)數(shù)據(jù)到THR時(shí)必須判一個(gè)狀態(tài),當(dāng)前是否可寫(xiě)?很明顯如果不判這個(gè)條件,發(fā)送的數(shù)據(jù)會(huì)出錯(cuò),除非CPU寫(xiě)入THR的頻率低于當(dāng)前傳輸?shù)牟ㄌ芈?,而這種情況是極少出現(xiàn)的。其次是CPU寫(xiě)入數(shù)據(jù)到THR后,何時(shí)THR的數(shù)據(jù)傳送到發(fā)送移位寄存器(TSR)并何時(shí)移位?即如何處理THR和TSR的關(guān)系?再次是數(shù)據(jù)位有7、8位兩種,校驗(yàn)位有三種形式,這樣發(fā)送一個(gè)字節(jié)可能有9、10、11位三種串行長(zhǎng)度,所以我們必須按照所設(shè)置的傳輸情況進(jìn)行處理。數(shù)據(jù)位、效驗(yàn)方式可以通過(guò)CPU寫(xiě)一個(gè)端口來(lái)設(shè)置,發(fā)送和接受都根據(jù)這個(gè)設(shè)置進(jìn)行,由于這部分很簡(jiǎn)單,所以我就不給出程序了。

            根據(jù)上面的分析,引進(jìn)了幾個(gè)信號(hào):

            bigin1、begin2:引入兩個(gè)附加移位,目的是為送出起始位、停止位而加入串行長(zhǎng)度。

            txdone7、txdone8:分別表示7、8位的結(jié)束標(biāo)志。Txdone《=txdone8 when“8bit”else txdone7;

            Paritycycle7、paritycycle8:分別表示7、8位下的校驗(yàn)位。Parity《=parity8 when“8 bit”else parity7;

            Writerdy:為0時(shí)表示CPU不能將數(shù)據(jù)寫(xiě)入THR,為1時(shí)可以寫(xiě)入。


          上一頁(yè) 1 2 下一頁(yè)

          關(guān)鍵詞: UART FPGA 集成 核心

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();