基于FPGA和DSP的高速圖像處理系統(tǒng)

摘要：為了提高圖像處理系統(tǒng)的高性能和低功耗，提出了一種基于FPGA和DSP協(xié)同作業(yè)的高速圖像處理嵌入式系統(tǒng)，其中DSP為主處理器，負(fù)責(zé)圖像處理，而FPGA為協(xié)處理器，負(fù)責(zé)系統(tǒng)的所有數(shù)字邏輯。整個(gè)系統(tǒng)中FPGA和DSP的工作之間形成流水，同時(shí)借助于單片雙口RAM(CY7C025 AV-15AI)完成兩者的通信，比使用單片DSP建立的處理系統(tǒng)性能提高25％左右。該系統(tǒng)具有可重構(gòu)性，方便其他的算法于該系統(tǒng)上實(shí)現(xiàn)。
關(guān)鍵詞：圖像處理；FPGA；DSP；雙口RAM

0 引言
現(xiàn)階段用于數(shù)字圖像處理的系統(tǒng)有很多種，而從成本、性能、開發(fā)難易程度等多方面的考慮，基于FPGA和DSP的靈活性高、實(shí)用性強(qiáng)、可靠性高的圖像壓縮系統(tǒng)脫穎而出。在該種結(jié)構(gòu)的圖像處理系統(tǒng)當(dāng)中，F(xiàn)PGA和DSP之間數(shù)據(jù)的通信方式和速度，將直接影響著整個(gè)圖像處理系統(tǒng)的效率。
本文試圖借助于ALTERA公司的低功耗FPGA(EP1C12Q240)、TI公司的DSP(TMS320VC5502)和一片CYPRESS公司雙口RAM(CY7C025)，設(shè)計(jì)出一種功耗低、設(shè)計(jì)靈活、能夠?qū)崿F(xiàn)復(fù)雜處理算法且高效、穩(wěn)定的圖像處理系統(tǒng)。

1 系統(tǒng)總體設(shè)計(jì)
系統(tǒng)主要模塊分為電源管理模塊、圖像采集模塊、速度采集模塊、主控源模塊及輔助控制模塊。整個(gè)高速圖像處理系統(tǒng)主要由CMOS圖像傳感器(MT9M011)、FPGA(EP1C12Q240C8)、雙口RAM(CY7C025)、DSP(TM320VC5502)、視頻D／A(ADV7123)和一些存儲(chǔ)器等組成，如圖1所示。首先，在圖像采集模塊控制COMS圖像傳感器下，圖像數(shù)據(jù)則以25 f／s的速率向FPGA輸送。然后，通過FPGA的控制使其緩存在片外的SDRAM中，之后實(shí)時(shí)顯示模塊控制ADV7123做到了對(duì)圖像的實(shí)時(shí)顯示。如果用戶通過外部控制，選擇了壓縮模式，則原始的圖像數(shù)據(jù)將由幀存模塊移至高速緩沖模塊中，DSP通過EMIF接口外擴(kuò)存儲(chǔ)器的方式，高效的讀取雙口RAM中的圖像數(shù)據(jù)。最后，圖像數(shù)據(jù)在DSP內(nèi)部做好JPEG壓縮后，以相同的方式通過高速緩沖模塊，把數(shù)據(jù)傳給FPGA的存儲(chǔ)控制模塊，做到壓縮圖像數(shù)據(jù)的存儲(chǔ)。