<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > PCB評估過程中需要注意的因素

          PCB評估過程中需要注意的因素

          作者: 時間:2012-06-01 來源:網(wǎng)絡 收藏

          1.HDI

          本文引用地址:http://www.ex-cimer.com/article/190310.htm

            半導體復雜性和邏輯門總量的增加已要求集成電路具有更多的管腳及更精細的引腳間距。在一個引腳間距為1mm的BGA器件上設計2000以上的管腳在當今已是很平常的事情,更不要說在引腳間距為0.65mm的器件上布置296個管腳了。越來越快的上升時間和信號完整性(SI)的需要,要求有更多數(shù)量的電源和接地管腳,故需要占用多層板中更多的層,因而驅動了對微過孔的高密度互聯(lián)(HDI)技術的需要。

            HDI是為了響應上述需要而正在開發(fā)的互連技術。微過孔與超薄電介質(zhì)、更細的走線和更小的線間距是HDI技術的主要特征。

            2.RF設計

            針對RF設計,RF電路應該直接設計成系統(tǒng)原理圖和系統(tǒng)板布局,而不用于進行后續(xù)轉換的分離環(huán)境。RF仿真環(huán)境裝的所有仿真、調(diào)諧和優(yōu)化能力仍然是必需的,但是仿真環(huán)境較“實際”設計而言卻能接受更為原始的數(shù)據(jù)。因此,數(shù)據(jù)模型之間的差異以及由此而引起的設計轉換的問題將會銷聲匿跡。首先,設計者可在系統(tǒng)設計與RF仿真之間直接交互;其次,如果設計師進行一個大規(guī)模或相當復雜的RF設計,他們可能想將電路仿真任務分配到并行運行的多個計算平臺,或者他們想將一個由多個模塊組成的設計中的每一個電路發(fā)送到各自的仿真器中,從而縮短仿真時間。

            3.先進的封裝

            現(xiàn)代產(chǎn)品日漸增加的功能復雜性要求無源器件的數(shù)量也相應增加,主要體現(xiàn)在低功耗、高頻應用中的去耦電容和終端匹配電阻數(shù)量的增加。雖然無源表貼器件的封裝在歷經(jīng)數(shù)年后已縮小得相當可觀了,但在試圖獲得最大極限密度時其結果仍然是相同的。印刷元器件技術使得從多芯片組件(MCM)和混合組件轉變到今天直接可以作為嵌入式無源元件的SiP和。在轉變的中采用了最新的裝配技術。例如,在一個層狀結構中包含了一個阻抗材料層,以及直接在微球柵陣列(uBGA)封裝下面采用了串聯(lián)終端電阻,這些都大大提高了電路的性能。現(xiàn)在,嵌入式無源元件可獲得高精度的設計,從而省去了激光清潔焊縫的額外加工步驟。無線組件中也正朝著直接在基板內(nèi)提高集成度的方向發(fā)展。

            4.剛性柔性

            為了設計一個剛性柔性,必須考慮影響裝配的所有因素。設計者不能像設計一個剛性PCB那樣來簡單地設計一個剛性柔性PCB,就如同該剛性柔性PCB不過是另一個剛性PCB。他們必須管理設計的彎曲區(qū)域以確保設計要點將不會導致由于彎曲面的應力作用而使得導體斷裂和剝離。仍有許多機械因素需要考慮,如最小彎曲半徑、電介質(zhì)厚度和類型、金屬片重量、銅電鍍、整體電路厚度、層數(shù)和彎曲部分數(shù)量。

            理解剛性柔性設計并決定你的產(chǎn)品是否允許你創(chuàng)建一個剛性柔性設計。

            5.信號完整性規(guī)劃

            最近幾年,針對串并變換或串行互連的與并行總線結構和差分對結構相關的新技術在不斷進步。

            圖2表明了針對一個并行總線和串并轉換設計所遇到的典型設計問題的類型。并行總線設計的局限在于系統(tǒng)時序的變化,如時鐘歪斜和傳播延時。由于整個總線寬度上的時鐘歪斜的原因,針對時序約束的設計依然是困難的。增加時鐘速率只會讓問題變得更糟糕。

            

          圖2:并行總線和串并轉換設計所遇到的典型設計問題。

            圖2:并行總線和串并轉換設計所遇到的典型設計問題。

            另一方面,差分對結構在硬件層面采用了一個可交換的點對點連接來實現(xiàn)串行通訊。通常,它通過一個單向串行“通道”來轉移數(shù)據(jù),這個單向串行通道是可以疊加成1-、2-、4-、8-、16-和32-寬度的配置。每個通道攜帶一個字節(jié)的數(shù)據(jù),因而總線可處理從8字節(jié)到256字節(jié)的數(shù)據(jù)寬度,并且通過使用某些形式的錯誤檢測技巧可保持數(shù)據(jù)的完整性。然而,由于數(shù)據(jù)速率很高,導致了其他設計問題。高頻下的時鐘恢復成為系統(tǒng)的重擔,因為時鐘要快速鎖定輸入數(shù)據(jù)流,以及為了提高電路的抗抖性能還要減小所有周期到周期間的抖動。電源噪聲也為設計師帶來了額外問題。該類型的噪聲增加了產(chǎn)生嚴重抖動的可能,這將使得眼圖的開眼變得更加困難。另外的挑戰(zhàn)是減少共模噪聲,解決來自于IC封裝、PCB板、電纜和連接器的損耗效應所導致的問題。

            6.設計套件的實用性

            USB、DDR/DDR2、PCI-X、PCI-Express和RocketIO等設計套件將毋庸質(zhì)疑地對設計師進軍新技術領域產(chǎn)生很大的幫助。設計套件給出了技術的概況、詳細說明以及設計者將要面臨的困難,并緊跟有仿真及如何創(chuàng)建布線約束。它與程序一起提供說明性文件,這為設計者提供了一個掌握先進新技術的先機。



          上一頁 1 2 下一頁

          關鍵詞: PCB 過程

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();