<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA開發(fā)靜態(tài)無功補償控制器

          基于FPGA開發(fā)靜態(tài)無功補償控制器

          作者: 時間:2012-05-29 來源:網(wǎng)絡 收藏

          用戶感言

          “我們原來使用DSP開發(fā)板開發(fā)核心控制算法,再進行外圍硬件電路及外殼設計和封裝?,F(xiàn)場運行的反饋是穩(wěn)定性差,調(diào)試排錯困難,導致整個的上市時間延長。在上海聚星儀器的協(xié)助下我們嘗試在NI CompactRIO平臺上開發(fā)控制算法,硬件接口邏輯設計,上下位機通信等功能,算法開發(fā)時間得到有效縮短,最終發(fā)布并安裝到現(xiàn)場后系統(tǒng)穩(wěn)定性大大提高。目前已銷售了多套在NI CompactRIO上實現(xiàn)的靜態(tài)器。”

          硬件:CompactRIO,cRIO 9012,cRIO 9114,NI 9205,NI 9215,NI 9401,NI 9403


          圖1 基于NI CompactRIO 的SVC全數(shù)字控制系統(tǒng)


          圖2 LabVIEW編寫的PPL環(huán)節(jié)界面


          上一頁 1 2 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();