基于模型的數(shù)字音頻廣播信號調(diào)制系統(tǒng)設計

圖6為差分調(diào)制系統(tǒng)的Simulink頂層模型，整個模型具有三個輸入端口，在圖中做出標記的為數(shù)據(jù)輸入端口，經(jīng)過頻率交織子系統(tǒng)處理的QPSK碼流通過這個端口輸入差分調(diào)制子系統(tǒng)。其余兩個端口輸入的為系統(tǒng)時鐘信息。其中，一個為系統(tǒng)時鐘框架中的幀同步時鐘，另一個

為系統(tǒng)時鐘框架中的粗同步信號指示時鐘?；谶@兩個系統(tǒng)時鐘信號，相關的計算單元計算產(chǎn)生差分調(diào)制系統(tǒng)的本地時鐘，并進一步得到相關模塊的控制時序。

本地存儲單元為一個深度為384存儲單元的單端口只讀存儲器，本地存儲單元中存放著事先計算得到的編碼相位參考符號，在控制時序的控制下，差分調(diào)制系統(tǒng)在每幀信號的幀頭適時地從本地存儲單元中讀出相位參考符號，并將其放入反饋緩沖區(qū)中，為幀結構整合以及差分調(diào)制做準備。反饋緩沖區(qū)為一個移位寄存器，它將為輸入的幀符號流提供差分調(diào)制的基準符號差分調(diào)制將由編碼QPSK符號流的模8相加計算實現(xiàn)，為了增強系統(tǒng)的穩(wěn)定性，使用加法模塊與一個查找表實現(xiàn)模8相加計算。從圖6中可以清楚地看到，經(jīng)過差分調(diào)制的碼流通過反饋回路引入復用模塊，在嚴格的時序控制下參與后續(xù)碼流的差分調(diào)制。

4 DAB信號調(diào)制系統(tǒng)的實際測試

利用Xilinx公司的System Generator軟件將在Simulink平臺中經(jīng)過仿真驗證的DAB信號調(diào)制系統(tǒng)硬件模型自動轉換為可實現(xiàn)在FPGA芯片中的硬件工程。所選用的FPGA芯片為Xilinx公司的Virtex 6系列，型號為xc6vlx240t-1fff1156。