基于FPGA的實時數(shù)字化光纖傳輸系統(tǒng)
加入技術交流群
光接收器接口邏輯完成高速串行數(shù)據流到低速并行數(shù)據的轉換。使用串行收發(fā)器TLK1501，其結構框圖如圖9所示。本文引用地址：http://www.ex-cimer.com/article/190349.htm
由專用差分端口輸入的高速數(shù)據經時鐘恢復單元進行時鐘恢復，串并轉換后進行10B／8B解碼，最后傳給FPGA進行解幀操作。
3．2．2 解碼、解幀及校驗邏輯
解碼、解幀及校驗邏輯完成數(shù)據格式轉換，將接收到的數(shù)據進行10B／8B解碼、解幀和CRC校驗，獲得有效數(shù)據。算法流程如圖10所示。
4 實驗仿真及波形
圖11是TLK1501穩(wěn)定傳輸數(shù)據效果。由圖可以看出，TLK1501實現(xiàn)了實時穩(wěn)定傳輸數(shù)據。
圖12是數(shù)據收發(fā)誤碼測試的仿真波形圖。data_all是到當前時鐘為止已測試的數(shù)據總量，data_err是到當前時鐘為止傳輸錯誤的數(shù)據總量，可以看出，在傳輸了百億個數(shù)據后，誤碼仍為零。
5 結束語
研究設計了一種基于FPGA和光纖通訊的高速數(shù)字信號傳輸方案。實驗結果表明，該方案實現(xiàn)了高速數(shù)字信號的實時傳輸，具有信號傳輸誤碼率低、系統(tǒng)工作性能穩(wěn)定、抗干擾性強的優(yōu)點，由于實際需要，系統(tǒng)在接收端采用TLK1501，這就限制了光纖傳輸的速率，若采用FPGA內部的光纖收發(fā)模塊，則可進一步提高傳輸速率。
評論