基于FPGA高階FIR濾波器的實(shí)現(xiàn)

3．1 量化位數(shù)對(duì)濾波器影響

濾波器系數(shù)的量化位數(shù)與濾波器精度和消耗的硬件資源緊密聯(lián)系，利用式(14)計(jì)算量化位數(shù)對(duì)濾波器精度的影響，量化誤差如圖7所示。

err(ω)=(f(ω)-f0(ω))2 (14)

式中：f(ω)為經(jīng)過(guò)量化后的頻譜特性；f0(ω)為標(biāo)準(zhǔn)的頻譜特性。

由圖7可看出，濾波器系數(shù)的量化位數(shù)越多，濾波器精度越高。當(dāng)量化位數(shù)低于14位時(shí)會(huì)引入較大的誤差；當(dāng)量化位數(shù)高于16位時(shí)，通帶內(nèi)的量化誤差約為0，阻帶的量化誤差的均值小于0．1能夠滿足設(shè)計(jì)的需求；當(dāng)量化位數(shù)高于24位時(shí)，量化誤差基本不變。綜合頻率精度，資源消耗和查找表的輸出端口為4，設(shè)計(jì)濾波器系數(shù)的量化位數(shù)為16位。

3．2 濾波器具體實(shí)現(xiàn)

FIR濾波器的輸入信號(hào)帶寬為10 MHz，調(diào)制頻率為70 MHz，調(diào)制系數(shù)為0．7的連續(xù)相位頻率鍵控(cpfsk)信號(hào)，根據(jù)中頻采樣定理，采樣頻率為100 MHz，則輸入信號(hào)的幅頻和相頻特性如圖8所示。

以Xilinx公司‘-10’的xc4vsx55芯片為FIR濾波器的硬件支持，應(yīng)用Xilinx ISE 9．2i軟件分析存儲(chǔ)器個(gè)數(shù)P=4的改進(jìn)型DA算法結(jié)構(gòu)及存儲(chǔ)器個(gè)數(shù)P=8的改進(jìn)型DA算法結(jié)構(gòu)設(shè)計(jì)的濾波器性能，其達(dá)到最高速度分別為237．206MHz和264．589 MHz，資源消耗分別如圖9和圖10所示。由圖9和圖10比較可看出，P=4的改進(jìn)型DA算法結(jié)構(gòu)所消耗的資源比P=8的改進(jìn)型DA算法結(jié)構(gòu)所消耗的資源高很多。圖11和圖12為兩種改進(jìn)型DA結(jié)構(gòu)的仿真時(shí)序圖，圖中dout代表輸出信號(hào)，cnt代表時(shí)延計(jì)算信號(hào)。從圖11及圖12可看出，P=8的改進(jìn)型DA結(jié)構(gòu)時(shí)延為24個(gè)時(shí)鐘周期(470 ns)；P=4的改進(jìn)型DA算法結(jié)構(gòu)的時(shí)延為11個(gè)時(shí)鐘周期(210 ns)。綜上所述，與P=4的改進(jìn)型DA算法結(jié)構(gòu)相比，雖然P=8的改進(jìn)型DA算法結(jié)構(gòu)在時(shí)延方面存在不足，但其在資源消耗和速度等方面有明顯優(yōu)勢(shì)。