基于FPGA的MSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)
加入技術(shù)交流群
8位相位累加器的仿真波形如圖6所示。由波形圖可以看出，當(dāng)k=08時(shí)，在每一個(gè)有效脈沖的作用下，輸出的數(shù)值比前一個(gè)輸出的數(shù)值大8；當(dāng)k=09時(shí)，輸出的數(shù)值比前一個(gè)輸出的數(shù)值大9；結(jié)果證明，該程序?qū)崿F(xiàn)了相位的累加。本文引用地址：http://www.ex-cimer.com/article/190460.htm
2．3．3 正弦ROM表的FPGA實(shí)現(xiàn)
用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的取樣地址，完成相位序列(相位碼)向幅度序列(幅度碼)的轉(zhuǎn)換。這里用ROM構(gòu)造一個(gè)查找表。N位的尋址ROM相當(dāng)于把一個(gè)周期的正弦波形信號(hào)離散成具有2N個(gè)幅值的序列，若波形ROM有D位數(shù)據(jù)位，則2N個(gè)幅值以D位二進(jìn)制數(shù)值固化在FPGA的ROM中，按照給定地址的不同可以輸出相應(yīng)相位的正弦信號(hào)的幅度編碼。
本文ROM表采用64個(gè)采樣點(diǎn)。其波形仿真如圖圖7所示，從圖中可以看出，地址位從00H變化到20H時(shí)，輸出信號(hào)值從FFH變到00H，正好為正弦波的四分之一個(gè)周期，結(jié)果證明：通過(guò)查詢?cè)揜OM表，可以生成不同頻率的正弦波。
把上述各部分所生的symbol在QuartusII7．2提供的BlockDiagram／SchematicFile中用Graphic Editor編輯連接起來(lái)，就形成了圖1的虛線所示的部分，編譯后進(jìn)行整體模塊仿真，經(jīng)過(guò)器件編程，可將整體模塊程序燒寫到合適的FPGA芯片中，再配以相應(yīng)的D／A器件及其他外圍電路，調(diào)試后即完成設(shè)計(jì)。
3 結(jié)束語(yǔ)
用FPGA來(lái)實(shí)現(xiàn)MSK信號(hào)調(diào)制器，電路簡(jiǎn)單，設(shè)計(jì)靈活，便于修改和調(diào)試，可靠性高。特別是對(duì)數(shù)控振蕩器的設(shè)計(jì)，正弦函數(shù)的ROM表格，直接采用VHDL的CASE語(yǔ)句實(shí)現(xiàn)，避免了調(diào)用ROM塊，降低了系統(tǒng)的設(shè)計(jì)規(guī)模，減少了系統(tǒng)對(duì)邏輯資料的需求；另外Altera公司的QuatusII7.2 應(yīng)用軟件具有較強(qiáng)大的開放性和綜合性，它可以利用其它各種EDA資源以及先進(jìn)的設(shè)計(jì)方法，使其功能更加完善和強(qiáng)大。它可以實(shí)現(xiàn)從簡(jiǎn)單的接口電路設(shè)計(jì)到復(fù)雜的狀態(tài)機(jī)，甚至“Sys-temon Chip”。它的可編程特性帶來(lái)了電路設(shè)計(jì)的靈活性，縮短了產(chǎn)品的“Time ToMarket”。
評(píng)論