Protel設(shè)計(jì)印刷電路板應(yīng)考慮的問(wèn)題

Protel設(shè)計(jì)印刷電路板的注意事項(xiàng)

印刷電路板是各種器件、信號(hào)線、電源的高密度集合體。印刷電路板設(shè)計(jì)的好壞往往直接影響系統(tǒng)的可靠性與抗干擾能力。因此印刷電路板設(shè)計(jì)決不單是把元器件用導(dǎo)線連通的簡(jiǎn)單布局，通常應(yīng)考慮下述幾方面的問(wèn)題。

一、地線設(shè)計(jì)

１。 單點(diǎn)接地與多點(diǎn)接地的選擇。在低頻電路中，信號(hào)的工作頻率小于１ＭＨｚ時(shí)，它的布線和元器件的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而屏蔽線采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于１０ＭＨｚ時(shí)，導(dǎo)線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，需采用就近多點(diǎn)接地法。

２。 數(shù)字、模擬電路分開(kāi)。若電路板上既有高速邏輯電路，又有線性電路，應(yīng)使他們盡量分開(kāi)，而兩者的地線不能相混，應(yīng)分別與電源端地線相連，要盡可能地加大線性電路的接地面積。對(duì)Ａ／Ｄ、Ｄ／Ａ類(lèi)器件，數(shù)字部分與模擬部分寧可繞過(guò)也不要交叉。

３。 接地線盡量加粗。若接地線很細(xì)，接地電位則隨電路的變化而變化，導(dǎo)致它的信號(hào)電平不穩(wěn)定，抗噪聲性能變差。因此，應(yīng)將地線條加粗，使它能通過(guò)３倍于印刷電路板的允許電流。如有可能，接地線寬以在２ｍｍ以上為好。印刷線的寬度與允許通過(guò)的電流有一定的關(guān)系，如圖１所示，該圖表示一定厚度的銅箔的導(dǎo)線寬與允許通過(guò)電流的關(guān)系曲線，一般設(shè)計(jì)時(shí)，要有３倍的余量。

二、去耦電容布置

在印刷電路板的各個(gè)關(guān)鍵部位配置去耦電容應(yīng)視為印刷電路板設(shè)計(jì)的一項(xiàng)最有效的抗干擾措施，對(duì)提高整機(jī)系統(tǒng)的可靠性、整體性能指標(biāo)都有十分明顯的效果。應(yīng)引起電路印刷板設(shè)計(jì)者的足夠重視。 （１）原則上每個(gè)集成電路芯片的電源進(jìn)線端都應(yīng)安置一個(gè)０。０１μＦ的陶瓷電容器，如果印刷電路板空隙小裝不下時(shí)，可在每４～８?jìng)€(gè)芯片的電源進(jìn)線端安置１個(gè)１～１０μＦ的低噪聲鉭電容器。因?yàn)殂g電容器高頻阻抗特別小，在５００千赫范圍內(nèi)阻抗小于１Ω，而且漏電流很?。ǎ啊＃?mu;Ａ以下）。

（２）對(duì)于抗噪聲能力弱，關(guān)斷時(shí)電位變化大的器件和ＲＯＭ、ＲＡＭ存儲(chǔ)器件，應(yīng)在芯片的電源線（Ｖｃｃ）和地線（Ｇｎｄ）間直接接入去耦電容。

（３）電容引線不能太長(zhǎng)，特別是高頻旁路電容不能帶引線。

（４）按鈕、繼電器、接觸器等部件在操作時(shí)可能會(huì)產(chǎn)生火花，必須用ＲＣ電路加以吸收。

（５）許多數(shù)據(jù)處理器件都有兩個(gè)內(nèi)部不相連的地線，即模擬地和數(shù)字地，但這兩個(gè)地又必須在一點(diǎn)相連。由于電流流過(guò)地線上的回路電阻及干擾的影響，在系統(tǒng)的接地點(diǎn)和器件的地之間可能會(huì)有幾百毫伏的電壓。由于電源電流和邏輯門(mén)電流未按統(tǒng)一路徑進(jìn)入回路，因此將使模擬信號(hào)的轉(zhuǎn)換出現(xiàn)測(cè)量誤差。為了克服這類(lèi)由于地線及回路引起的測(cè)量誤差，故在大容量的電容（１０μＦ以上）并聯(lián)一個(gè)０。１μＦ的小電容是非常有效的。電容并聯(lián)在邏輯電源和數(shù)字地（ＤＧＮＤ）之間及正負(fù)模擬電源與模擬地（ＡＧＮＤ）之間。

三、布線應(yīng)注意的問(wèn)題

（１）連線時(shí)不要畫(huà)成一段一段的，一條直線最好一直畫(huà)通。

（２）不用的地方都用地填充，做成網(wǎng)格狀。

（３）地線多走橫向，電源線多走縱向。

（４）地的走線方向與集成電路的方向垂直，以減小短路的可能。

（５）時(shí)鐘發(fā)生器盡量靠近該時(shí)鐘器件。石英晶體振蕩器的外殼要接地，石英晶體的下面以及對(duì)噪聲敏感的器件下面不要走線。用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線盡量要短。

（６）印刷板盡量使用弧形線，而不用９０°折線，以減少高頻信號(hào)對(duì)外的發(fā)射與耦合。

（７）時(shí)鐘、總線、電選信號(hào)要遠(yuǎn)離Ｉ／Ｏ線和接插件。

（８）模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘。

（９）閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。

（１０）對(duì)噪聲敏感的線不要與大電流、高速開(kāi)關(guān)線平行。

（１１）任何信號(hào)都不要形成環(huán)路，如果不可避免，應(yīng)讓環(huán)路盡量小。

（１２）高速線要短和直。

四、對(duì)集成電路不用引腳的處理

在設(shè)計(jì)印刷板電路圖時(shí)，對(duì)于有些集成電路不用的引出端的處理也很重要。懸空的輸入端易受干擾。一般對(duì)于門(mén)電路可用如圖３所示的集中處理方法。

（ａ）將未使用的引出端通過(guò)一個(gè)２ｋΩ左右的電阻接＋５Ｖ的電源，使其處于高電平。

（ｂ）將未使用的引入端和使用的輸入端并接起來(lái)。

（ｃ）若同塊集成電路有未使用的與非門(mén)，可將其接地，其輸出接至別的與非門(mén)的未使用的輸入端。要是與門(mén)則應(yīng)接高電平，輸出高電平再接至別的門(mén)的未使用的輸入端。 對(duì)于觸發(fā)器，當(dāng)置位端和復(fù)位端不用時(shí)，均應(yīng)接高電平（如＋５Ｖ），ＣＰ端不用時(shí)應(yīng)接低電平。

當(dāng)用長(zhǎng)線從外電路引入信號(hào)時(shí)，應(yīng)用施密特電路進(jìn)行整形，或印板中前一級(jí)有ＲＣ積分電路時(shí)，后級(jí)也要用施密特電路進(jìn)行整形。

五、電源線布置

布電源線時(shí)，除了要根據(jù)電流的大小，加粗導(dǎo)線寬度外，還要使電源線、地線的走向與數(shù)據(jù)傳遞的方向一致，以增強(qiáng)其抗噪聲的功能。