3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          
	
	
          
		
			
		
          
    
    	
          
  		
          
		    
          
		      
		      
		      
		    
          
  		
          
  		
          
	
          


	


          
		
          
		            
            
				
          
		
          







          


          
	
	
          
		
          新聞中心
          
	
          
	
          
	
          EEPW首頁 
	 > EDA/PCB > 設(shè)計應用 > HDLC的FPGA實現(xiàn)方法
          
    
          

          

          


	
	
	

          
	
          
		
          
			
          HDLC的FPGA實現(xiàn)方法
          
						
          
				作者：
				時間：2012-04-18
				來源：網(wǎng)絡(luò)
				
				
				
				
				收藏
			
          

			
          
				
				
			
          

			
          
			
			
          
			
			
          
				
				
			
          
                
			
          HDLC數(shù)據(jù)發(fā)送模塊transmitter
          　　圖3
          　　待發(fā)送數(shù)據(jù)是由外部CPU通過interface模塊寫入指定地址的緩沖存儲器的。在HDLC中，可以選用的緩沖存儲器類型有FIFO（先進先出）存儲器、DPRAM（雙端口RAM）存儲器、移位寄存器等。在本設(shè)計中，發(fā)送數(shù)據(jù)的存儲使用的是數(shù)據(jù)鎖存移位寄存器。使用這種寄存器的優(yōu)點是：寫入的待發(fā)送數(shù)據(jù)經(jīng)鎖存后，可在任何時候（包括正在發(fā)送時）對數(shù)據(jù)的任何部分讀出檢查，并且數(shù)據(jù)可直接串行移位做CRC計算，簡化FPGA設(shè)計。這種寄存器由數(shù)據(jù)鎖存器和串行移位寄存器兩部分組成，占用芯片資源較多，但對于有大量片上存儲器可用的FPGA 芯片來說，這點是不成問題的。
				
            
          
                
			
							
          
                
			            
                            
              
            
          
		
          
		
          
		
          
		
          
		
          
			
            
				
          • 
					
					
			  	
            • 
			  	
          • 
					
					
			  	
            • 
			  	
          • 
					
					
			  	
            • 
				
          • 
					
					
				
            • 
				
          • 
					
					
				
            • 
			
          
			
          
		
          
		
		
          
		
          
			
			
		
          
        
		
          
			
          關(guān)鍵詞：
            			            HDLC
                        FPGA
                        實現(xiàn)方法
                        
                        
            
          
            
			
          
		
          	
		

	

          
	
	
          
		
          
			
          評論
          					
		
          
		
          
			
          
			
				
          
					
					
          
						
                        
					
          
				
          
                		
						
						
			
          
		
          
		
          
		
          
            
			
            
		
          
	
          
	
          
	
          
		

          
	
          
		
          相關(guān)推薦
          					
	
          
	
    
	

          		

          


	
          
	
          
		
		
	
          


    
          
        
          技術(shù)專區(qū)
          
      
          
      
          
			
      
           
       

          

   











          
	
          
	    關(guān)閉
	
          
	
	

          







	
	





          



          


看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();