基于Avalon總線的TFT LCD控制器設(shè)計(jì)

系統(tǒng)總體設(shè)計(jì)方案

Nios II處理器在SDRAM中開辟幀緩沖(Frame buffer)，可以是單緩沖也可以是雙緩沖。以單緩沖為例。處理器將一幀圖像數(shù)據(jù)(640×480×2Bytes，RGB565，16bit)存入幀緩沖，然后將幀緩沖的首地址寫入到LCD控制器，并啟動(dòng)LCD控制器。該控制器自動(dòng)從傳來的首地址處開始讀取數(shù)據(jù)，并按照TFT的格式輸出。圖中各模塊由AvalON Bus連接在一起。Avalon Bus是一種簡單的總線結(jié)構(gòu)，Nios II處理器和各種外設(shè)都是通過Avalon Bus連接在一起。由圖1可以看出，作為Slaver的SDRAM Controller分別要受到Processor 和LCD Controller的控制，為了解決總線沖突，Avalon Bus自動(dòng)在有沖突的接口上加入了Arbitrator這樣一個(gè)仲裁模塊，用于合理分配總線時(shí)間，用戶通過改變每個(gè)模塊的權(quán)值來改變對其分配總線時(shí)間的多少。在這個(gè)系統(tǒng)中，SDRAM Controller是影響整個(gè)系統(tǒng)性能的關(guān)鍵。以SDRAM時(shí)鐘頻率為100MHz計(jì)算，16bit的SDRAM其數(shù)據(jù)總帶寬為200MByte/s，640×480×2Bytes×60Hz的TFT LCD要占用36MByte/s左右的帶寬，這對于還要處理其他任務(wù)的處理器來說是很大的影響。

本系統(tǒng)的總體設(shè)計(jì)框圖如圖1所示。

圖1 系統(tǒng)框圖

LCD控制器的FPGA實(shí)現(xiàn)

Avalon Bus Slaver從總線接口模塊實(shí)現(xiàn)

Avalon從總線接口負(fù)責(zé)處理器與LCD控制器的接口控制，LCD控制器在整個(gè)系統(tǒng)中作為從設(shè)備，NIOS II通過該接口對控制寄存器進(jìn)行設(shè)置，控制LCD。

LCD從模塊有四個(gè)32bit的可讀寫寄存器，用于控制LCD控制器的工作和指示其工作狀態(tài)。

Avalon Bus DMA Master主設(shè)備接口模塊實(shí)現(xiàn)

Avalon Bus DMA MaSTer負(fù)責(zé)按照控制模塊的指令，讀取SDRAM中的數(shù)據(jù)，并寫入到FIFO中，其核心部分是DMA地址累加器。當(dāng)條件滿足時(shí)，地址累加器開始在100MHz的時(shí)鐘下以4為單位開始累加用于生成讀取SDRAM的地址。讀完一幀的數(shù)據(jù)后，自動(dòng)復(fù)位到首地址，繼續(xù)累加。

主設(shè)備接口采用帶延遲的主設(shè)備讀傳輸模式，在這種傳輸模式下，即使沒有接收到上一次的有效數(shù)據(jù)，主設(shè)備也可以發(fā)起下一次讀命令。當(dāng)waitrequest信號(hào)無效(低電平)時(shí)，主設(shè)備可以連續(xù)的發(fā)起讀命令，當(dāng)waitrequest信號(hào)有效(高電平)時(shí)，主設(shè)備開始等待，直到其變?yōu)榈碗娖?。?dāng)readdatavalid信號(hào)有效(高電平)時(shí)，表示讀數(shù)據(jù)有效，此時(shí)主設(shè)備可以鎖存數(shù)據(jù)口上的有效數(shù)據(jù)。這里沒有使用flush信號(hào)，flush信號(hào)會(huì)清除前面一切未完成的讀命令。Avalon總線保證數(shù)據(jù)的輸出順序與主設(shè)備要求的順序一致(即與主設(shè)備地址輸出順序一致)。

readdatavalid信號(hào)可以作為FIFO的wrreq信號(hào)，這樣可以直接將讀出來的數(shù)據(jù)寫入到FIFO中。當(dāng)前地址等于尾地址時(shí)，則復(fù)位累加器，使之重新開始從首地址累加。地址累加器代碼模塊如圖3。