一種改進(jìn)的對(duì)抗軟錯(cuò)誤電路結(jié)構(gòu)設(shè)計(jì)

此時(shí)，各個(gè)單獨(dú)模塊的信號(hào)S4通過一個(gè)N輸入或門，得出的邏輯值傳輸給公共模塊，以改變鎖存器的輸出，進(jìn)而各個(gè)模塊的信號(hào)SEU_O也只與各個(gè)模塊的數(shù)據(jù)沿和時(shí)鐘沿有關(guān)，回到了錯(cuò)誤檢測(cè)和糾正的準(zhǔn)備狀態(tài)。從而達(dá)到多次檢驗(yàn)和糾正SEU引起的錯(cuò)誤數(shù)據(jù)翻轉(zhuǎn)。

3 仿真結(jié)果
為驗(yàn)證多次檢測(cè)和糾正電路的可靠性，使用仿真器的內(nèi)建命令進(jìn)行了錯(cuò)誤注入，運(yùn)用TB文件對(duì)輸入數(shù)據(jù)進(jìn)行控制，以模擬真實(shí)情況下的SEU。在不是信號(hào)上升沿的時(shí)候，使觸發(fā)器中輸出信號(hào)Q發(fā)生翻轉(zhuǎn)，模擬SEU引起的錯(cuò)誤輸出，通過觀察信號(hào)Q的值，進(jìn)行檢驗(yàn)電路的檢測(cè)和修改功能。
圖5是基于上述電路結(jié)構(gòu)和錯(cuò)誤注入的仿真結(jié)果。從圖中可以看出，隨著觸發(fā)器的輸出信號(hào)Q的變化，檢測(cè)和糾正電路的工作狀態(tài)。在左側(cè)橢圓標(biāo)示的位置，是正確的數(shù)據(jù)翻轉(zhuǎn)。此時(shí)產(chǎn)生了數(shù)據(jù)脈沖和時(shí)鐘脈沖，檢測(cè)信號(hào)SEU_O和鎖存器的輸出(LATCH)沒有發(fā)生變化，保持0的狀態(tài)；在右側(cè)橢圓標(biāo)示的位置可以看出，是錯(cuò)誤的數(shù)據(jù)翻轉(zhuǎn)引起Q變?yōu)?。

此時(shí)，檢測(cè)電路檢測(cè)出其為錯(cuò)誤的數(shù)據(jù)翻轉(zhuǎn)，信號(hào)SEU_O由0變?yōu)?，鎖存器輸出信號(hào)變?yōu)?，CMOS傳輸門導(dǎo)通。當(dāng)信號(hào)SEU_O為1時(shí)，糾正電路對(duì)Q值進(jìn)行糾正，Q值恢復(fù)為正確值，與此同時(shí)，信號(hào)S4(即Q_pulse)產(chǎn)生一個(gè)正脈沖。由于CMOS傳輸門此時(shí)導(dǎo)通，所以信號(hào)S4經(jīng)過一個(gè)CMOS傳輸門和一個(gè)非門傳輸給鎖存器，鎖存器的輸出信號(hào)變?yōu)?，CMOS傳輸門關(guān)閉。由于在SEU_O信號(hào)由0變?yōu)?時(shí)，鎖存器被置為1。此時(shí)，信號(hào)SEU_O變?yōu)?，信號(hào)SEU_O和鎖存器的輸出(LATCH)恢復(fù)錯(cuò)誤糾正前的狀態(tài)。由上述分析可知，信號(hào)SEU_O跳變?yōu)?的時(shí)間間隔很短，如圖5所示。

4 結(jié)語(yǔ)
本文提出的電路結(jié)構(gòu)可以實(shí)現(xiàn)對(duì)SEU引起的數(shù)據(jù)錯(cuò)誤翻轉(zhuǎn)進(jìn)行多次檢測(cè)和糾正，完善了參考文獻(xiàn)所述電路結(jié)構(gòu)，打破了該電路的1個(gè)時(shí)鐘只可以糾正1次SEU引起錯(cuò)誤的局限性。在提高電路結(jié)構(gòu)的檢測(cè)和糾正能力的同時(shí)，本文提出的電路結(jié)構(gòu)只是增加了極少的資源消耗。為了更好地檢測(cè)SEU引起的錯(cuò)誤翻轉(zhuǎn)，在每個(gè)單獨(dú)模塊中只由原來(lái)的與門替換為異或門；為了實(shí)現(xiàn)對(duì)電路錯(cuò)誤翻轉(zhuǎn)的多次檢測(cè)，僅在電路的公共模塊上增加了一個(gè)N輸入或門，即整個(gè)電路只是增加了一個(gè)或門。因此，僅占用較少的面積和資源，就能對(duì)觸發(fā)器的錯(cuò)誤翻轉(zhuǎn)進(jìn)行實(shí)時(shí)監(jiān)控。