基于FPGA+DSP雷達導(dǎo)引頭信號處理中FPGA設(shè)計的關(guān)鍵

1 引言

隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度加快，生命周期縮短。實現(xiàn)功能強、性能指標高、抗干擾能力強、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號處理器已經(jīng)勢在必行。過去單一采用DSP處理器搭建信號處理器已經(jīng)不能滿足要求．FPGA+DSP的導(dǎo)引頭信號處理結(jié)構(gòu)成為當前以及未來一段時間的主流。

FPGA和DSP處理器具有截然不同的架構(gòu)，在一種器件上非常有效的算法．在另一種器件上可能效率會非常低。如果目標要求大量的并行處理或者最大的多通道流量，那么單純基于DSP的硬件系統(tǒng)就可能需要更大的面積，成本或功耗。一個FPGA僅在一個器件上就能高提供多達550個并行乘法和累加運算，從而以較少的器件和較低的功耗提供同樣的性能。但對于定期系數(shù)更新，決策控制任務(wù)或者高速串行處理任務(wù)，F(xiàn)PGA的優(yōu)化程度遠不如DSP。

FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點，兼顧了速度和靈活性。本文以導(dǎo)引頭信號處理系統(tǒng)為例說明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。

2 系統(tǒng)組成

本系統(tǒng)南一片F(xiàn)PGA和一片DSP來組成，F(xiàn)PGA在實時并行計算實現(xiàn)標準數(shù)字信號處理算法的能力遠強于DSP，因此數(shù)字接收系統(tǒng)信號處理要用到的FIR濾波、FFT、IFFT等算法，在FPGA中實現(xiàn)要遠快于用DSP，且FPGA廠商提供了非常豐富易用的能實現(xiàn)數(shù)字信號處理的參數(shù)Core．可以大大簡化開發(fā)過程。而且，F(xiàn)PGA支持丁程師設(shè)計高度并行的架構(gòu)以及有大量乘法器和存儲器資源，因此將數(shù)字下變頻(DDC)，脈壓(PC)，動目標檢測(MTD)，恒虛警處理(CFAR)等也在FPGA中實現(xiàn)，可有效提高實時性，集成度和穩(wěn)定性。而DSP用來進行其他復(fù)雜信號處理，比如自動目標識別、抗干擾等。

FPGA和DSP的通信通過32位的數(shù)據(jù)總線聯(lián)通。FPGA通過此數(shù)據(jù)總線把柃測得到的目標信息傳遞給DSP做后續(xù)處理，DSP則通過數(shù)據(jù)總線傳遞控制信息。

圖1 FPGA+DSP的系統(tǒng)組成框圖

3 FPGA設(shè)計中的關(guān)鍵技術(shù)

3．1 跨時鐘域的設(shè)計

3．1．1基礎(chǔ)

只有最初級的邏輯電路才使用單一的時鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應(yīng)用都有與牛俱來的挑戰(zhàn)，即跨越多個時鐘域的數(shù)據(jù)移動，例如磁盤控制器、CDROM／DVD控制器、調(diào)制解調(diào)器、網(wǎng)卡以及網(wǎng)絡(luò)處理器等。當信號從一個時鐘域傳送到另一個時鐘域時，出現(xiàn)在新時鐘域的信號是異步信號。

在現(xiàn)代IC、ASIC以及FPGA設(shè)計中，許多軟件程序可以幫助工程師建立幾百萬門的電路。但這些程序都無法解決信號同步問題。設(shè)計者需要了解可靠的設(shè)計技巧，以減少電路在跨時鐘域通信時的故障風險。

從事多時鐘設(shè)計的第一步是要理解信號穩(wěn)定性問題。當一個信號跨越某個時鐘域時．對新時鐘域的電路來說它就是一個異步信號。接收該信號的電路需要對其進行同步。同步可以防止第一級存儲單元(觸發(fā)器)的亞穩(wěn)態(tài)在新的時鐘域里傳播蔓延。

亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當一個觸發(fā)器進入亞穩(wěn)態(tài)時，既尤法預(yù)測該單元的輸}}{電平，也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期問，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種尤用的輸出電平可以滑信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。

由于數(shù)據(jù)率比較低，而FPGA的工作頻率可以很高，所以在雷達信號處理機的FPGA設(shè)計中，勢必要引入跨時鐘域的設(shè)計，例如在某項口中，控制網(wǎng)絡(luò)為10M．脈沖壓縮工作時鐘為200M，MTD、CFAR為80M，是個典型的跨時鐘域設(shè)計。

圖2時鐘域示意圖

3．1．2跨R寸鐘域的處理

現(xiàn)代IC與FPGA設(shè)計巾使用的綜合工具可以保證設(shè)計能滿足每個數(shù)字電路觸發(fā)器對建立與保持時間的要求。然而，異步信號卻給軟件提出了難題。對新的時鐘域米說．從其它時鐘域傳柬的信號是異步的。大多數(shù)綜合丁具在判定算步信號是否滿足觸發(fā)器時序要求時遇到了麻煩。因為它們不能確定觸發(fā)器處于非穩(wěn)態(tài)的時間，所以它們也就不能確定從一個觸發(fā)器通過組合邏輯到達下一個觸發(fā)器的總延遲時間。所以，最好的辦法是使用一些電路來減輕異步信號的影響。

同步措施歸納起來主要有兩方面，

1)對于跨越時鐘域控制信號，用同步器來實現(xiàn)同步；

為了使同步。工作能正常進行，從某個時鐘域傳來的信號應(yīng)先通過原時鐘域上的一個觸發(fā)器，然后不經(jīng)過兩個時鐘域間的任何組合邏輯，直接進入同步器的第一個觸發(fā)器中(圖3)。這一要求非常重要，因為同步器的第一級觸發(fā)器對組合邏輯所產(chǎn)生的毛刺非常敏感。如果一個足夠長的信號毛刺正好滿足建立一保持時問的要求，則同步器的第一級觸發(fā)器會將其放行，給新時鐘域的后續(xù)邏輯送出一個虛假的信號。

圖3同步器示意

一個經(jīng)同步后的信號在兩個時鐘沿以后就成為新時鐘域中的有效信號。信號的延遲是新時鐘域中的一到兩個時鐘周期。一種粗略的估算方法是同步器電路在新時鐘域中造成兩個時鐘周期的延遲，設(shè)計者需要考慮同步延遲將對跨時鐘域的信號時序造成的影響。

2)對于跨越時鐘域的數(shù)據(jù)總線，要通過FIFO或RAM達到同步的目的。

數(shù)據(jù)在時鐘域之間的傳遞是多個隨機變化的控制信號在時鐘域之間傳遞的一種實例。這種情況下，用同步器米處理同步問題往往不能收到滿意的效果，因為多位數(shù)據(jù)的變化將會使同步器的采樣錯誤率大大增加。常用的數(shù)據(jù)同步方法有兩種：一種是用握手信號；另一種是用FIFO，一個時鐘存數(shù)據(jù)。另一個時鐘取數(shù)據(jù)。

時鐘域之間的數(shù)據(jù)傳輸用得最多的是FIFO，采用Xilinx自帶的FIFO核來實現(xiàn)比較簡單方便，圖4足Xilinx提供的FIFO核的一個簡單的示意圖．wclk為寫時鐘，rclk為讀時鐘，F(xiàn)IFO深度通過讀寫使能wen和ren控制。

圖4 FIFO核示意圖

3．2、FPGA與DSP數(shù)據(jù)交互

實際應(yīng)用過程中，DSP和FPGA程序設(shè)計往往是由不同的設(shè)計人員分工完成，在最后系統(tǒng)聯(lián)調(diào)時，這兩者之間的數(shù)據(jù)傳輸經(jīng)常占用大量的調(diào)試時間，成為約束工程進度的關(guān)鍵兇素。因此，DSP與FPGA間接口和傳輸方式的選擇與設(shè)計，是系統(tǒng)設(shè)計中必須要考惑的問題。

導(dǎo)引頭信號處理的一個特點是，F(xiàn)PGA要傳輸給DSP的數(shù)據(jù)比較多，需要傳遞幅度信息，和差支路數(shù)據(jù)等十幾組數(shù)據(jù)．每組數(shù)據(jù)長度在512~2K，而且讀取速度要求也比較高，一般要求百兆以上的讀取頻率。經(jīng)過工程實踐表明，采用通過EDMA通道同步讀取FIFO的方式實現(xiàn)通信是非常有效的方法。但是接口處的FIFO比較多，而且讀取速度有比較高，這勢必導(dǎo)致FPGA內(nèi)部對接口處資源的競爭，甚至會導(dǎo)致時序的不滿足。在實際工程調(diào)試中表現(xiàn)在DSP接收到的數(shù)據(jù)亂序，周期循環(huán)甚至亂碼。

要解決好FPGA和DSP的數(shù)據(jù)交互問題，要注意以下兩個方面。

3．2．1 三態(tài)門的設(shè)計

在本設(shè)計中，DSP和FPGA的互連采用了總線連接的方式，數(shù)據(jù)交互是通過一個32位的雙向數(shù)據(jù)總線來完成的，而要實現(xiàn)雙向總線，就需要使用FPGA構(gòu)造三態(tài)總線了，使用三態(tài)緩沖器實現(xiàn)高、低電平和高阻三個狀態(tài)。

圖5雙向數(shù)據(jù)總線的三態(tài)門設(shè)計

本設(shè)計當中，F(xiàn)PGA給DSP發(fā)中斷信號，DSP在中斷信號到來時，根據(jù)系統(tǒng)要求，將不同的控制字寫入數(shù)據(jù)總線，然后通過數(shù)據(jù)總線從FPGA中不同的FIFO中讀取數(shù)據(jù)，這一切都通過DSP在地址線上給出不同的地址來完成。為了合理分配總線的使用，設(shè)計當中使用這樣的策略：利用片選信號aace3，地址aaea[9：0]作為三態(tài)緩沖器的控制信號，由于DSP對FPGA的讀寫地址都不同，當片選信號aace3有效時，F(xiàn)PGA根據(jù)地址來確定湊寫方式以及讀寫那些信息，否則置為高阻態(tài)，這樣就避免了可能產(chǎn)生的的總線阻塞現(xiàn)象，使DSP和FPGA之間的數(shù)據(jù)交互能夠順利進行，示意圖如圖5所示。

3．2．2 加有效的時序約束

由于接口FIFO比較多，為了合理分配FPGA內(nèi)部接口處的資源，滿足系統(tǒng)的時序要求，需要加必要的時序約束。因為本設(shè)計采用Xilinx公司芯片，所以需要加偏移約束2。

偏置約束可以優(yōu)化以下時延路徑：從輸入管腳到同步元件偏置輸入；從同步元件到輸出管腳偏置輸出。為了確保芯片數(shù)據(jù)采樣可靠和下級芯片之間正確交換數(shù)據(jù)，需要約束外部時鐘和數(shù)據(jù)輸入輸出引腳問的時序關(guān)系。偏置約束的內(nèi)容告訴綜合器，布線器輸入數(shù)據(jù)到達的時刻或者輸出數(shù)據(jù)穩(wěn)定的時刻，從而保證與下一級電路的時序關(guān)系。更多關(guān)于約束的內(nèi)容請參閱文獻。

4 結(jié)束語

FPGA+DSP是同前導(dǎo)引頭信號處理器中運用的最廣泛的系統(tǒng)組成形式，對速度以及靈活性的要求都能夠很好的滿足，文中所涉及到的跨時鐘域設(shè)計以及數(shù)據(jù)接口方面的問題是這樣的系統(tǒng)中FPGA設(shè)計存在的關(guān)鍵技術(shù)，文中提出了詳實的解決方法，而且工程應(yīng)用已經(jīng)證明了其有效性。

本文作者創(chuàng)新點：依據(jù)工程實踐經(jīng)驗，總結(jié)了在FPGA+DSP結(jié)構(gòu)的雷達導(dǎo)引頭信號處理中FPGA的關(guān)鍵問題，并提出了詳細的解決方案，并得到了工程驗證。